- •Аппаратные и программные средства эвм
- •Двоичная арифметика
- •Коды для представления чисел
- •Представление числовой информации (??? Заголовок похож на предыдущий заголовок).
- •Кодирование чисел и алфавитно-цифровой информации.
- •Лекция №3. Представление информации физическими сигналами
- •Элементы и типовые узлы эвм
- •1. Триггеры
- •Синхронный rs-триггер
- •2. Регистры
- •Параллельный регистр
- •Последовательный регистр
- •3. Счетчики
- •Лекция №4. Комбинационные схемы (кс)
- •1. Дешифратор.
- •2. Шифратор.
- •3. Компаратор
- •4. Сумматор
- •5. Мультиплексор
- •6. Демультиплексор
- •Лекция№5. Теория автоматов
- •Классификация автоматов.
- •Способы построения схем автоматов
- •1. Построение схем автоматов с жесткой логикой.
- •Достоинства и недостатки автоматов с жесткой логикой.
- •2. Построение схем автоматов с микропрограммной логикой
- •Достоинства и недостатки автоматов с микропрограммной логикой.
- •3. Построение схем автоматов с программной логикой.
- •Достоинства и недостатки автоматов с программной логикой.
- •Лекция №6. Основные характеристики эвм
- •Запоминающие устройства (зу) Иерархия запоминающих устройств
- •Классификация методов доступа к зу
- •Характеристики зу
- •Классификация зу:
- •Оперативные запоминающие устройства (озу)
- •Постоянные запоминающие устройства (пзу)
- •Пзу и система bios
- •Центральный процессор эвм
- •Основные характеристики цп
- •Лекция №7. Функциональная и структурная организация типового цп
- •Важнейшие этапы этого машинного цикла
- •Виды адресаций
- •Шины эвм
- •Лекция №8. Микропроцессоры и микроконтроллеры
- •Режимы и организация ввода-вывода в эвм
- •Лекция №9. Стандартные внешние интерфейсы эвм
- •Параллельный интерфейс Centronix
- •Последовательный интерфейс rs-232
- •Последовательный интерфейс usb
- •Лекция №10. Особенности организации рабочих станций и серверов
- •Многопроцессорные и многомашинные системы
- •Телекоммуникационные и компьютерные сети. Локальные и глобальные сети. Топологии и стандарты локальных сетей.
- •Стандарты локальных сетей:
- •Модель сетевого взаимодействия osi
- •Семейства протоколов для локальных и глобальных сетей. Способы адресации и маршрутизации в компьютерных сетях.
- •Методы маршрутизации
Синхронный rs-триггер
Схема RS-триггера позволяет запоминать состояние логической схемы, но так как при изменении входных сигналов может возникать переходный процесс, то запоминать состояния логической схемы нужно только в определённые моменты времени, когда все переходные процессы закончены, и сигнал на выходе комбинационной схемы соответствует выполняемой ею функции. Это означает, что большинство цифровых схем требуют сигнала синхронизации. Все переходные процессы в комбинационной логической схеме должны закончиться за время периода синхросигнала, подаваемого на входы триггеров. Триггеры, запоминающие входные сигналы только в момент времени, определяемый сигналом синхронизации, называются синхронными. Принципиальная схема синхронного RS-триггера:
Рис.6. Схема синхронного RS-триггера
Таблица переходов синхронного RS-триггера
-
R
S
C
Q(t)
Q(t+1)
Пояснения
0
0
1
0
0
Режим хранения информации R = S = 0
0
0
1
1
1
0
1
1
0
1
Режим установки единицы S =1
0
1
1
1
1
1
0
1
0
0
Режим установки нуля S =0
1
0
1
1
0
1
1
1
0
*
R = S = 1 запрещённая комбинация
1
1
1
1
*
Под сигналом С подразумевается синхроимпульс. Без синхроимпульса синхронный RS-триггер сохраняет своё состояние.
D-триггер
D-триггер имеет 1 информационный вход (D-вход). Бывают только синхронные D-триггеры. Состояние информационного входа передаётся на выход под действием синхроимпульса (вход С).
Рис.7. Схема D-триггера на основе синхронного RS-триггера
Таблица переходов D-триггера
-
C
D
Q(t)
Q(t+1)
Пояснения
0
*
0
0
Режим хранения информации
0
*
1
1
1
0
*
0
Режим записи информации
1
1
*
1
Если на вход D подается "1", то по приходу синхроимпульса на выходе Q будет 1. Если на вход D подается "0", то на выходе Q будет 0.
Т-триггер (счетный триггер)
Т-триггер имеет один счётный информационный вход. Триггер переключается каждый раз в противоположное состояние, когда на вход Т поступает управляющий сигнал.
Рис.8. Схема T-триггера на основе двухступенчатого D-триггера
Таблица переходов Т триггера
-
T
Q(t)
Q(t+1)
Пояснения
0
0
0
Хранение
0
1
1
Хранение
1
0
1
Инверсия
1
1
0
Инверсия
JK-триггер (универсальный триггер)
Он является объединением двухтактного RS- и Т-триггеров. Такой триггер имеет информационные входы J и К, которые по своему влиянию аналогичны входам S и R тактируемого RS-триггера.
При J=1, K=0 – триггер по тактовому импульсу устанавливается в состояние Q=1;
При J= 0, К=1 – переключается в состояние Q=0;
При J=K=0 – хранит ранее принятую информацию.
Рис.9. Схема JK-триггера на основе двухступенчатого синхронного RS-триггера.
Таблица переходов JK триггера
-
K
J
C
Q(t)
Q(t+1)
Пояснения
0
0
1
0
0
Хранение
0
0
1
1
1
Хранение
0
1
1
0
1
Установка 1
0
1
1
1
1
Установка 1
1
0
1
0
0
Установка 0
1
0
1
1
0
Установка 0
1
1
1
0
1
Инверсия
1
1
1
1
0
Инверсия