- •Организация эвм
- •Принципы Неймана построения эвм. Элемент Неймана. Автомат Неймана.
- •Структура классической эвм. Назначение и взаимосвязь ее основных устройств.
- •Машина Тьюринга.
- •Команда и ее формат. Взаимосвязь формата команды и основных параметров эвм
- •Системы кодирования команд. Структура одно-, двух-, трех-, четырехадресной эвм. Естественный и принудительный порядок выполнения программы.
- •Стековая память. Структура безадресной эвм.
- •Цикл выполнения команды. Взаимодействие основных узлов и устройств эвм при автоматическом выполнении команды в трехадресной эвм.
- •Основы схемотехнической реализации эвм
- •Системы логических элементов. Основные параметры логических элементов. Условно-графические обозначения основных логических элементов.
- •Этапы проектирование логических схем на элементах “и-не”, “или-не”. Быстродействие логических схем.
- •Д ешифратор: назначение, таблица истинности. Условно-графическое обозначение.
- •Триггер. Назначение. Классификация триггерных схем.
- •Асинхронный двоичный счетчик. Назначение. Временная диаграмма работы. Оценка быстродействия.
- •Регистры. Назначение. Регистр хранения. Регистр сдвига. Условно-графическое обозначение. Регистр хранения
- •Устройства эвм
- •Устройство управления (уу): назначение, принципы построения.
- •Структурная схема уу с жесткой логикой. Реализация датчика сигналов на счетчике с дешифратором и на сдвиговом регистре.
- •Структурная схема микропрограммного уу.
- •Запоминающие устройства (зу): назначение, основные параметры. Иерархическая структура зу современных эвм.
- •Конвейерная организация работы микропроцессора. Ступени конвейера.
- •Оценка производительности микропроцессора при конвейерной организации работы.
- •Типы конфликтов в конвейере и методы уменьшения их влияния на снижение производительности микропроцессора.
- •Недостаточное дублирование некоторых ресурсов.
- •Система управления памятью. Статическое и динамическое распределение памяти. Страничная организация памяти. Виртуальная память.
- •Система прерываний. Назначение. Последовательность действий компьютера при обработке запросов прерываний.
- •Мультипрограммная эвм
- •Мультипрограммный режим работы эвм. Процесс и ресурс в мультипрограммных эвм.
- •Структура мультипрограммной эвм и особенности ее функционирования. Основные характеристики работы эвм в мультипрограммном режиме.
- •Счет1 - ввод - счет2 - вывод.
- •Одноочередные дисциплины распределения ресурсов в мультипрограммных эвм: fifo, lifo, круговой циклический алгоритм.
- •Многоочередная дисциплина распределения ресурсов в мультипрограммных эвм и ее модификации.
- •Режимы работы мультипрограммных эвм: пакетный, разделения времени, реального времени.
- •Организация работы персональной эвм
- •Структура персональной эвм.
- •Структура микропроцессора 8086, состав и назначение его основных блоков.
- •Организация памяти в ibm pc: физическое адресное пространство, адрес байта, слова, двойного слова.
- •Символическое и машинное представление команд: назначение, область применения.
- •Формат двухоперандной команды ibm pc общего вида. Назначение полей команды.
- •Режимы адресации операндов в ibm pc.
- •Формирование физического адреса в ibm pc в реальном режиме работы.
- •Формат команды ibm pc, использующей непосредственный операнд. Назначение полей команды.
- •Структура 32-разрядного микропроцессора, состав и назначение его основных блоков. Структура 32-разрядного универсального микропроцессора
- •Обработка прерываний в персональной эвм.
- •Порядок обработки прерываний
- •Контроллер приоритетных прерываний. Назначение. Порядок работы. Контроллер приоритетных прерываний
- •Каскадное включение контроллеров приоритетных прерываний
- •Защита памяти в мультипрограммных эвм. Назначение. Классические методы защиты Защита отдельных ячеек памяти. Метод граничных регистров. Метод ключей защиты памяти.
- •Организация защиты памяти в персональной эвм. Защита при управлении памятью. Защита по привилегиям.
- •Ввод-вывод информации в эвм. Проблемы организации ввода вывода и пути их решения.
- •Основные интерфейсные сигналы шины isa.
Организация памяти в ibm pc: физическое адресное пространство, адрес байта, слова, двойного слова.
Оперативная память (ОП) является основной памятью для хранения информации во время ее обработки. Она организована как одномерный массив ячеек памяти размером в байт. Каждый байт имеет уникальный 20-битный физический адрес в диапазоне от 00000 до FFFFF (hex).
Размер адресного пространства 220=1Мб.
Любые 2 смежных байта могут рассматриваться как 16-битное слово. Младший байт имеет меньший адрес, старший – больший.
Байт – 8 бит
Слово – 16 бит
Двойное слово - 32 бита
Адресное пространство ОП делится на сегменты. Сегмент состоит из смежных ячеек ОП и является независимой и отдельно адресуемой единицей памяти, которая в базовой архитектуре имеет фиксированную емкость (216=64Кб). Каждому сегменту назначается начальный (базовый) адрес, являющийся адресом первого байта сегмента в адресном поле ОП.
Значение физического адреса ячейки складывается из адреса сегмента и смещения ячейки памяти относительно начала сегмента (внутрисегментное смещение). Для хранения адреса сегмента и смещения используются 16-битовые слова.
Чтобы получить 20-битовый физический адрес:
Значение базового адреса умножаем на 16 (сдвиг на 4 разряда влево) и суммируем со значением смещения в сегменте.
Символическое и машинное представление команд: назначение, область применения.
Символическое представление команды близко к ASM.
[метка:] Мнемоника Операнд [, операнд] [;комментарий]
ADD AX, CX
Машинное представление (в зависимости от адресации):
Копdw md reg r/m
Примеры:
ADD AX, CX –
ADD AX, 56B3h -
КОП – код выполняемой операции
w – длинна операндов (1-слово, 0-байт)
d – положение приемника результата (1 – в операнд, указанный в reg, 0 – по адресу, закодированному md, r/m)
reg – регистр РП
md, r/m – режим адресации второго операнда
Формат двухоперандной команды ibm pc общего вида. Назначение полей команды.
Форматы двухоперандных команд.
Пунктиром показаны поля, которые в зависимости от режима адресации могут отсутствовать в команде.
Поле КОП содержит код выполняемой операции.
Признак w указывает на длину операндов.
При w = 1 операция проводится над словами
При w = 0 над байтами.
Признак d указывает положение приемника результата.
d = 1, если результат записывается на место операнда, закодированного в поле reg,
d = 0, если результат записывается по адресу, закодированному полями ( md, r/m ).
Второй байт команды, называемый постбайтом, определяет операнды, участвующие в операции.
Поле reg указывает регистр регистровой памяти:
Таблица 6.1. |
||
reg |
Регистр |
|
w=1 |
w=0 |
|
000 |
AX |
AL |
001 |
CX |
CL |
010 |
DX |
DL |
011 |
BX |
BL |
100 |
SP |
AH |
101 |
BP |
CH |
110 |
SI |
DH |
111 |
DI |
BH |
Поля md и r/m задают режим адресации второго операнда:
Таблица 6.2. |
|||||
r/m |
md |
||||
00 |
01 |
10 |
11 |
||
w=1 |
w=0 |
||||
000 |
(BX)+(SI) (DS) |
(BX)+(SI)+disp 8 (DS) |
(BX)+(SI)+disp 16 (DS) |
AX |
AL |
001 |
(BX)+(DI) (DS) |
(BX)+(DI)+disp 8 (DS) |
(BX)+(DI)+disp 16 (DS) |
CX |
CL |
010 |
(BP)+(SI) (SS) |
(BP)+(SI)+disp 8 (SS) |
(BP)+(SI)+disp 16 (SS) |
DX |
DL |
011 |
(BP)+(DI) (SS) |
(BP)+(DI)+disp 8 (SS) |
(BP)+(DI)+disp 16 (SS) |
BX |
BL |
100 |
(SI) (DS) |
(SI)+disp 8 (DS) |
(SI)+disp 16 (DS) |
SP |
AH |
101 |
(DI) (DS) |
(DI)+disp 8 (DS) |
(DI)+disp 16 (DS) |
BP |
CH |
110 |
disp16 (DS) |
(BP)+disp 8 (SS) |
(BP)+disp 16 (SS) |
SI |
DH |
111 |
(BX) (DS) |
(BX)+disp 8 (DS) |
(BX)+disp 16 (DS) |
DI |
BH |
В этой таблице помимо определения режима адресации оперативной памяти указан также сегментный регистр, используемый по умолчанию для получения физического адреса. Использование другого сегментного регистра возможно введением специального префикса (дополнительного байта, который записывается перед командой).
В командах, использующих непосредственный операнд, признак s вместе с признаком w определяет разрядность непосредственного операнда, записываемого в команде, и разрядность выполняемой операции
Таблица 6.3. |
|||
w |
s |
Операция |
Непосредственный операнд |
0 |
0 |
8-разрядная |
8-разрядный |
0 |
1 |
не используется |
|
1 |
0 |
16-разрядная |
16-разрядный |
1 |
1 |
8-разрядный, расширяемый знаком до 16-ти разрядов при выполнении операции |
Изменение естественного порядка выполнения команд программы осуществляется с помощью команд передачи управления. К ним относятся команды переходов, циклов, вызова подпрограммы и возврата из нее, а также некоторые другие.