- •Курсовой проект
- •Оглавление
- •Исходные данные для проектирования.
- •Принцип работы схемы.
- •Технология изготовления схемы.
- •Процесс изготовления схемы.
- •Структура транзистора.
- •Разрез транзисторов вдоль каналов.
- •Вид сверху Расчет параметров элементов схемы.
- •Расчет удельной емкости подзатворного диэлектрика, коэффициентов крутизны и размеров канала.
- •Расчет порогового напряжение n-канального кмоп-транзистора.
- •Расчет порогового напряжения p-канального кмоп-транзистора.
- •Расчет емкостей. Емкости р-п переходов.
- •Емкости перекрытия каналов.
- •Емкости под затворами.
- •Суммарная емкость.
- •Расчет с помощью программы p-Spice
- •Передаточная характеристика схемы
- •Потребляемый ток
- •Переходная характеристика схемы
- •Статическая и динамическая мощности, потребляемые схемой
- •Топология всей схемы.
- •Сравнение с аналогами, выпускаемыми в промышленности.
- •Список использованной литературы.
Федеральное агентство по образованию
Московский Государственный Институт
Электроники и Математики (ТУ)
Кафедра «Электроника и
электротехника»
Курсовой проект
по дисциплине «Электроника и электротехника»
на тему «Расчет схемы ИЛИ-НЕ на КМОП транзисторах»
Вариант №72
Исполнитель Руководитель
ст. гр. СВБ-41 ст. преп. каф. ЭиЭ
______________Д.М. Фиронов ______________Л.М. Самбурский
Москва 201
Исходные данные для проектирования. 3
Принцип работы схемы. 4
Технология изготовления схемы. 5
Процесс изготовления схемы. 7
Структура транзистора. 10
Расчет параметров элементов схемы. 11
Расчет удельной емкости подзатворного диэлектрика, коэффициентов крутизны и размеров канала. 12
Расчет порогового напряжение n-канального КМОП-транзистора. 13
Расчет порогового напряжения p-канального КМОП-транзистора. 14
Расчет емкостей. 15
Емкости р-п переходов. 15
Емкости перекрытия каналов. 16
Емкости под затворами. 17
Суммарная емкость. 17
Расчет с помощью программы P-Spice 18
Передаточная характеристика схемы 19
Потребляемый ток 24
Переходная характеристика схемы 25
Статическая и динамическая мощности, потребляемые схемой 27
Топология всей схемы. 29
Сравнение с аналогами, выпускаемыми в промышленности. 30
Список использованной литературы. 30
Оглавление
Исходные данные для проектирования. 3
Принцип работы схемы. 4
Технология изготовления схемы. 5
Процесс изготовления схемы. 7
Структура транзистора. 10
Расчет параметров элементов схемы. 11
Расчет удельной емкости подзатворного диэлектрика, коэффициентов крутизны и размеров канала. 12
Расчет порогового напряжение n-канального КМОП-транзистора. 13
Расчет порогового напряжения p-канального КМОП-транзистора. 14
Расчет емкостей. 15
Емкости р-п переходов. 15
Емкости перекрытия каналов. 16
Емкости под затворами. 17
Суммарная емкость. 17
Расчет с помощью программы P-Spice 18
Передаточная характеристика схемы 19
Потребляемый ток 24
Переходная характеристика схемы 25
Статическая и динамическая мощности, потребляемые схемой 27
Топология всей схемы. 29
Сравнение с аналогами, выпускаемыми в промышленности. 30
Список использованной литературы. 30
Исходные данные для проектирования.
Дано:
КМОП схема ИЛИ-НЕ
Минимальный размер 5мкм,
Толщина окисла 40 нм.
Требуется:
Описать принцип работы схемы.
Выбрать и описать технологию изготовления схемы.
Нарисовать структуру транзистора.
Рассчитать параметры элементов схемы.
С помощью Spice рассчитать:
а) передаточную характеристику схемы;
б) переходную характеристику схемы;
в) потребляемый ток
г) статическую и динамическую потребляемую мощности
Нарисовать топологию всей схемы.
Сравнить с аналогами, выпускаемыми промышленностью.
Принцип работы схемы.
Название КМОП расшифровывается как “комплементарные МОП” и означает, что в структуре имеются МОП транзисторы с каналами различного типа: n-канальные и p-канальные. Условием комплементарности транзисторов является равенство (по модулю) их пороговых напряжений и крутизн.
Для реализации функции ИЛИ-НЕ применяется параллельное включение n-канальных и последовательное включение p-канальных транзисторов.
Таблица истинности для логического элемента ИЛИ-НЕ:
Bxl |
Вх2 |
Вых |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
Т1 и Т2 - n-канальные, соединены параллельно (нижние в схеме);
ТЗ и Т4 - р-канальные, соединены последовательно (верхние в схеме).
Уровень логического нуля для КМОП схем приблизительно равен нулю, а уровень логической единицы приблизительно равен Епит.
Если на вход Вх1 подается уровень логической единицы, тогда транзистор Т1 открывается, а ТЗ закрывается. Следовательно на выходе получается логический ноль, независимо от того, что было подано на вход Вх2.
При подаче логической единицы на вход Вх2 транзистор Т2 открывается, а Т4 закрывается. Тогда, аналогично, на выходе получается логический ноль, независимо от того, что было подано на вход Вх1.
Если подаются логические нули на оба входа, то транзисторы Т1 и Т2 перекроются, а транзисторы ТЗ и Т4 будут открыты. В таком случае получается, что выход присоединен к питанию, и на выходе мы имеем уровень логической единицы.