- •2 Модуль
- •3 Модуль
- •4 Модуль
- •1 Вузли обчислювальної техніки та мікропроцесорних систем.
- •2 Програмування мікропроцесорів фірми Intel.
- •1 Модуль
- •1 Обчислювальні та мікропроцесорні системи
- •1.1 Основні визначення
- •1.2 Принципи побудови та функціонування обчислювальних систем
- •1.2.1 Архітектура обчислювальних систем
- •1.2.2 Класифікація комп’ютерів
- •1.3 Принципи побудови та функціонування мпс
- •1.4 Функціонування обчислювального пристрою
- •2 Операції над даними в обчислювальних системах
- •2.1 Подання даних в обчислювальних системах
- •2.2 Подання даних у кодах
- •2.3 Порозрядні операції над даними
- •3 Цифрові автомати
- •3.1 Визначення цифрових автоматів
- •3.2 Синтез логічних схем
- •3.3 Розробка ца
- •4 Типові пристрої обчислювальних систем (Для самостійного вивчення)
- •4.1 Суматори
- •4.2 Цифрові компаратори
- •4.3 Арифметико-логічний пристрій
- •4.4 Програмовні логічні інтегральні схеми (пліс)
- •5 Принципи побудування запам’ятовувальних пристроїв мпс з заданою організацією
- •5.1 Запам’ятовувальні пристрої мпс та їх класифікація
- •5.2 Постійні запам’ятовувальні пристрої
- •5.3 Оперативні запам’ятовувальні пристрої
- •5.4 Умовне позначення мікросхем пам’яті
- •5.5 Побудування модуля запам’ятовувального пристрою мпс з заданою організацією
- •6 Інтерфейс
- •6.1 Організація інтерфейсів
- •6.2 Організація послідовних інтерфейсів введення-виведення
- •7 Мікропроцесори
- •7.1 Архітектура мікропроцесорів
- •7.2.1 Організація 8-розрядних мікропроцесорів (Для самостійного вивчення)
- •Інтерпретація даних у мп к580вм80а
- •Програмна модель мп к580вм80а
- •Формат команд мп к580вм80а
- •Способи адресації операндів мп к580вм80а
- •Мікропроцесорна система кр580
- •Стекова пам’ять
- •Функціонування мпс
- •Виконання команди пересилання з регістра с у регістр в
- •Робота мпс при виконанні команди in n введення даних з порту n в акумулятор мп а
- •Реакція мпс на виконання команди зупину
- •Робота мпс у режимі переривань
- •7.2.2 Організація 16-розрядних мікропроцесорів
- •7.2.3 Організація 32-розрядних мікропроцесорів (Для поглибленого вивчення)
- •Співпроцесори мп і80386
- •7.3 Продуктивність мікропроцесорів та її оцінювання
- •7.3.1 Технічна продуктивність мікропроцесора
- •7.3.2 Реальна продуктивність мікропроцесора
- •7.3.3 Архітектура сучасних мікропроцесорів
- •8 Використання мп фірми intel у
- •Процесори Athlon та Duron фірми amd
- •Список рекомендованої літератури до 1 модулю
- •2 Модуль
- •9 Програмування мікропроцесорів фірми intel
- •9.1 Сегментування пам’яті мікропроцесорами
- •9.2 Способи адресування операндів мп фірми Intel Регістрове адресування операндів
- •Безпосереднє адресування операндів
- •Пряме адресування
- •Непряме регістрове адресування
- •Пряме адресування з індексуванням
- •Адресування за базою з індексуванням
- •Непряме адресування з масштабуванням
- •9.3 Мова програмування Асемблер-86
- •9.3.1 Формат команди
- •9.3.2 Команди пересилань
- •9.3.3 Команди перетворення даних мови Асемблер-86
- •9.3.4 Команди умовних та безумовних переходів
- •9.3.5 Команди організації циклів
- •9.4 Створення програм на мові Асемблер-86
- •9.4.1 Лінійні програми
- •9.4.2 Розгалужені програми
- •9.4.3 Циклічні програми
- •10 Програмна реалізація вузлів телекомунікаційного обладнання на мові асемблер-86
- •10.1 Способи реалізації алгоритмів
- •10.2 Розробка апаратно-програмних комплексів
- •10.3 Приклади реалізації простих вузлів телекомунікацій
- •10.3.1 Ініціалізація послідовного асинхронного адаптера rs-232-c
- •10.3.2 Фрагмент програми передавання даних через асинхронний адаптер rs-232-c
- •10.3.3 Фрагмент програми приймання даних через асинхронний адаптер rs-232-c
- •10.3.4 Приклад програми ініціалізації rs-232-c та введення-виведення даних, написаної у програмному середовищі turbo assembler (tasm)
- •10.3.5 Програмна реалізація генератора імпульсних послідовностей
- •10.3.6 Програмне вимірювання періоду імпульсної послідовності det
- •10.3.7 Програмна реалізація мультиплексора
- •Список рекомендованої літератури до 2 модулю
- •3 Модуль
- •11 Мікропроцесорні системи на універсальних мп фірми motorola
- •11.2 Побудова мпс на 16-розрядних мікропроцесорах фірми Motorola
- •11.2.1 Підсистема центрального процесорного елемента mc68000
- •11.2.2 Розподіл адресного простору мпс
- •11.2.3 Організація підсистеми пам’яті
- •11.2.4 Організація підсистем введення-виведення
- •11.4 Побудова мпс на 32-розрядних мікропроцесорах фірми Motorola
- •11.4.1 Підсистема центрального процесорного елемента
- •11.4.2 Розподіл адресного простору мпс
- •11.4.3 Організація підсистеми пам’яті мпс
- •11.4.4 Організація підсистеми введення/виведення
- •11.4.5 Підключення співпроцесора
- •12 Програмування універсальних мп
- •12.1 Мова Асемблер програмування мп фірми Motorola
- •Непряма регістрова адресація з постіндексуванням
- •Непряма регістрова адресація з преіндексуванням
- •Непряма відносна адресація з індексуванням
- •12.2 Система команд мп мс680х0 (Для самостійного вивчення)
- •12.2.1 Команди пересилання
- •12.2.2 Команди арифметичних операцій
- •12.2.3 Команди логічних операцій
- •12.2.4 Команди зсувів
- •12.2.5 Команди безумовних переходів
- •12.2.6 Команди умовних переходів
- •12.2.7 Команди організації програмних циклів
- •12.2.8 Команди звернення до підпрограм
- •12.3 Побудова програм з різною структурою на мові Асемблер мп фірми Motorola
- •12.3.1 Лінійні програми
- •12.3.2 Розгалужені та циклічні програми. Підпрограми
- •12.4 Створення програмного забезпечення мпс на мп фірми Motorola
- •Список рекомендованої літератури до 3 модулю
11.4 Побудова мпс на 32-розрядних мікропроцесорах фірми Motorola
11.4.1 Підсистема центрального процесорного елемента
Вхідний контроль:
Яку розрядність мають ШД та ША МП МС68000?
Які системні сигнали BIC МП68000 Ви знаєте?
Чи є ці сигнали односпрямовані або двоспрямовані і чому?
За яким алгоритмом працює пріоритетний шифратор?
На якій частоті працює МП МС68000?
Який сигнал треба подати на вхід AVEC# BIC МП МС68000?
За основу МПС було взято контролер — модуль розвитку фірми Flight Electroniks — FLIGHT-68EC020 EVM.
У якості центрального процесора у МПС використовується МП МС68ЕС020, який має 32-розрядну шину даних та 24-розрядну шину адреси, що є достатнім для більшості застосувань МПС у складі пристроїв телекомунікацій. В іншому параметри МС68ЕС020 співпадають з параметрами МС68020, співпадають також програмні моделі супервізора і користувача. Однаковими, за рідким винятком, є і системи команд. Зовнішні виводи МП МС68ЕС020 показані на рис. 11.21.
На виводи МП А23...А0, D31...D0 поступають 24-розрядні адреси та 32-розрядні дані. Сигнали на виходах FC2...FC0 вказують тип виконуваного циклу відповідно до табл. 11.14.
При FC2 = FC1 = FC0 = 1 може працювати співпроцесор.
Особливістю 32-розрядних мікропроцесорів є динамічне визначення використовуваної розрядності шини даних, яка може буди 8-, 16-, 32-розрядною. Значення вихідних сигналів SIZ1,0 вказують на розрядність даних, які передаються у циклі (табл.11.15).
Рисунок 11.21 — Зовнішні виводи МП МС68ЕС020
Таблиця 11.14 — Типи виконуваних циклів
FC2 |
FC1 |
FC0 |
Тип виконуваного циклу |
0 |
0 |
0 |
резервовано |
0 |
0 |
1 |
вибирання даних користувача |
0 |
1 |
0 |
вибирання даних користувача |
0 |
1 |
1 |
резервовано |
1 |
0 |
0 |
резервовано |
1 |
0 |
1 |
вибирання даних супервізора |
1 |
1 |
0 |
вибирання команд супервізора |
1 |
1 |
1 |
цикл центрального процесора |
Таблиця 11.15 — Вихідні сигнали SIZ1,0, які визначають розрядність передаваного операнда
SIZ1 |
SIZ0 |
Розрядність операнда |
0 |
0 |
4 байти |
0 |
1 |
1 байт |
1 |
0 |
2 байти |
1 |
1 |
3 байти |
Передавання трьох байтів (SIZ1,0 = 11) здійснюється при виборі довгого слова за непарною адресою, яке здійснюється за два послідовних цикли при 32-разрядній шині даних.
Для керування обміном використовуються такі сигнали:
AS# — адресний стробімпульс, приймає активне значення при надходженні адреси на шину А23...А0 і зберігає це значення до закінчення циклу обміну;
R/ — сигнал, який визначає напрямок передавання даних по шині D31…D0, введення (читання) відбувається при високому рівні сигналу R/ =1, а виведення (запис) при R/ = 0;
DSACK1,0 — вхідні сигнали підтвердження готовності зовнішніх пристроїв до обміну, які вказують на розрядність шини даних, яка використовується, згідно табл. 11.16; вийти з циклу чекання можна при надходженні сигналу BERR# = 0 від зовнішньої схеми або при зміні сигналів DSACK1# = DSACK0 = 1 на інше сполучення. Сигнали DSACK1# та DSACK0# вказують на кількість байтів, які залишилось передати у даному циклі, наприклад при передаванні довгого слова через 8-розрядний пристрій виведення;
Таблиця 11.16 — Вхідні сигнали DSACK1,0, які вказують на розрядність
шини даних
DSACK1# |
DSACK0# |
Розрядність шини даних |
0 |
0 |
4 байти |
0 |
1 |
2 байти |
1 |
0 |
1 байт |
1 |
1 |
Цикл чекання |
DS# — стробімпульс даних, який у циклі читання дорівнює 0 одночасно з стробом адреси; у циклі запису приймає значення DS# = 0 через один такт після адресного стробімпульсу; він сигналізує, що МП видав дані на шину даних;
ECS# — вихідний сигнал початку циклу обміну, який приймає значення ECS ≠ 0 продовж першого такту кожного нового циклу;
OCS# — вихідний сигнал початку циклу обміну даними, який має значення OCS# = 0 продовж першого такту початкового циклу передавання даних;
RMC# — вихідний сигнал циклу “читання-модифікація-запис”, який реалізується при виконанні команди TAS, значення RMC# = 0 встановлюється на початку першого циклу цієї команди і зберігається під час її виконання.
Сигнали переривань IPL2, IPL1, IPL0, AVEC#, IPEND#, системні сигнали початкового встановлення RESET#, зупину HALT#, помилки звернення до шини BERR#, а також сигнали керування захопленням шини BR#, BG# виконують ті ж самі функції, що і у мікропроцесорі МС68000.
Сигнал заборони роботи кеш CDIS# 0 зазвичай використовуються у режимі налагодження МПС.
На вхід CLK подаються зовнішні синхросигнали з частотою 16 МГц. Напруга живлення процесора становить 5В, споживана потужність не перевищує 2 Вт.
МП МС68ЕС020 підтримує оброблення до семи запитів на переривання від пристроїв введення-виведення, які повинні подати відповідні сигнали IRQ7#...IRQ1# (INT7#...INT1#) на входи схеми пріоритетного шифратора PCD (рис. 11.22). Для кожного запиту встановлено пріоритет обслуговування: найвищий Lі = 7 для запиту на вході IRQ7, найнижчий Li = 1 для запиту на вході IRQ1. Запит переривання ініціюється при надходженні логічного нуля на відповідний вхід IRQі#; на виходах РCD формується трирозрядний код IPL2#, IPL1#, IPL0#, який відповідає номеру запиту, який має максимальний пріоритет. Вхід IRQ0 завжди підмикається до низького потенціалу і при відсутності запитів на входах BCD формує код IPL0, ІРL1#, IPL2# = 111, поданий у інверсній формі, який не викликає переривань.
Рисунок 11.22 — Схема формування кодів пріоритетів запитів переривань
Контрольні запитання:
З якою метою МП М68ЕС020 формує сигнали керування обміном ECS# та OCS# ?
Що визначають вихідні сигнали SIZ1 та SIZ0?
Що визначають вхідні сигнали DSACK1# та DSACK0#?
Чому не можна переривати цикл “читання-модифікація-запис”?
На який вхід пріоритетного шифратора PCD треба підключити пристрій введення-виведення, щоб надати йому 3-й пріоритет у інверсному коді?
Який код має виставити МП на виходах FC2, FC1, FC0 у режимі циклу центрального процесора?
З якою метою подається рівень логічного нуля на вхід пріоритетного шифратора?