Типы запоминающих устройств.

Запоминающие устройства отличаются способом доступа к данным.

1. ППВ - память с произвольной выборкой (RAM–random-accessmemory).

2. ПЗУ – постоянное запоминающее устройство (ROM–read-onlymemory).

3. АЗУ – ассоциативное запоминающее устройство, отличительная особенность – доступ к элементам памяти по их содержимому, а не по адресу.

Память с произвольной выборкой.

ППВ делится на два вида:

1. ППрД (память прямого доступа), в которой время доступа к элементу не зависит от положения предыдущего элемента.

2. ППослД (память последовательного доступа), в которой время доступа зависит от положения предыдущего элемента.

ППВ (RAM) относится к наиболее быстрым типам:t_ВЫБ= (1..3) нс. – 10 нс. и С = 1мб. - 512мб.

С точки зрения технологии реализации более распространены DRAM(Dynamic- динамическая). Правда, для ее нормальной работы необходимо осуществлять регенерацию памяти через каждые16мс. (тем самым, подзаряжая конденсаторы).

DRAMорганизована в виде набора матриц, при обращении к которым указывается адрес строки (RowAddr(RAS)) и адрес столбца (ColumnAddr(CAS)). Существуют симметрические(1024x1024) и несимметрические (4096x1024)DRAM. В одном модуле желательно использовать матрицы одинакового вида.

Режимы работы DRAM-памяти.

1. FPM(FastPageMode) - режим, в котором при повторном последовательном обращение к одной и той же строке ее номер не задается (системная шина – с частотой меньше двадцати пяти мегагерц).

2. EDO(ExtendedDataOut) – режим, при котором адресация нового столбца осуществляется до завершения предыдущего, производительность повышается примерно вдвое (системная шина от пятидесяти до шестидесяти мегагерц).

3. SDRAM(SynchronousDynamicRAM), ориентирована на обработку пакетов из четырех 32 битных или 64 битных слов, отличается общей синхронизацией управляющих сигналов от одного сигнала (системная шина выше семидесяти пяти мегагерц).

Конструкция исполнения.

SIMM – Single in-line memory module (72, 36 контактов).

DIMM – Dual in-line memory module (168 контактов).

Структура памяти с произвольной выборкой

Структура памяти с произвольной выборкой

РгА – регистр адреса, ДшА – дешифратор адреса, БРгД – буферный регистр данных

Способ повышения производительности ППВ – Interleaving- память с чередованием адресов, основан на разбиении памяти на ряд модулей с разнесением данных с соседними адресами по различным модулям.

Например, четыре модуля памяти могут иметь следующее распределение адресов:

Mod1		Mod 2		Mod 3		Mod 4
0		1		2		3
4		5		6		7
…		…		…		…
4m		4m+1		4m+2		4m+3

Тогда для последовательных адресов скорость доступа процессора к памяти может быть повышена до четырех раз: