9

Блок таймеров

Содержание

БЛОК ТАЙМЕРОВ 3

9.1 Краткий обзор 3

9.1.1 Сигналы и регистры TCU 5

9.2 Функционирование TCU 7

9.2.1 Режим 0 – Прерывание по отсчету уставки 8

9.2.2 Режим 1 - Аппаратно возобновляемый отсчет интервала. 10

9.2.3 Режим 2 - Генератор базового такта 12

9.2.4 Режим 3 – Прямоугольный имульс. 14

9.2.5 Режим 4 – Программная инициализация cтроба 17

9.2.6 Режим 5 - Аппаратная инициализация строба 19

9.3 Программирование 21

9.3.1 Конфигурирование входных и выходных сигналов 21

9.3.2 Инициализация таймеров 26

9.3.3. Запись в таймеры 28

9.3.4 Чтение таймера 29

9.3.4.1. Простое чтение 29

9.3.4.2. Команда защелки счетчика 30

9.3.4.3. Команда обратного чтения. 32

9.3.5 Предупреждения при программировании 35

Глава 9 блок таймеров

Блок таймеров (TCU) имеет в основном те же функциональные возможности, что и промышленный, стандартный блок таймеров 82C54. Он содержит три независимых 16-разрядных декрементных таймера, на входы которых может подаваться масштабируемая частота генератора тактовых импульсов процессора или частота от внешнего устройства. Величина отсчитываемого интервала может задаваться одним из двух форматов (двоичным и двоично-десятичным). Таймеры могут функционировать в шести различных режимах, два из которых циклические. Существуют режимы, в которых аппаратная или программная инициализация обеспечивает внутреннее или внешнее управление. Выходные сигналы таймера могут быть заведены на выводы устройства, генерируя запросы на прерывания или инициируя передачу через DMA

Эта глава содержит:

• Краткий обзор

• Функционирование TCU

• Программирование

9.1 Краткий обзор

TCU содержит логический блок управления и три независимых 16-разрядных декрементных таймера (см. Рисунок 9-1). Каждый таймер имеет два входных сигнала и один выходной. Вы можете независимо подключить ввод частоты каждого таймера (CLKINn) или к масштабируемому выходу внутреннего генератора тактовых импульсов (PSCLK) или выводу внешнего генератора частоты (TMRCLKn). Это позволяет Вам подавать на каждый таймер или масштабируемое значение частоты внутреннего генератора тактовых импульсов процессора или частоту от внешнего устройства.

Каждый таймер имеет стробирующий входной сигнал (GATEn). Этот сигнал обеспечивает управление функционированием таймеров. В некоторых режимах функционирования таймеров высокий уровень сигнала GATEn таймера разблокирует или позволяет вести счет поступающих импульсов, а низкий уровень блокирует или приостанавливает счет. В других режимах, передний фронт сигнала GATEn загружает новое значение таймера. Вы можете независимо друг от друга подключать сигналы GATEn таймеров к выводу Vcc или к внешнему выводу строба таймера (TMRGATEn).

Каждый таймер имеет выходной сигнал, обозначаемый OUTn. Вы можете независимо друг от друга вывести эти сигналы на внешние выводы таймеров (TMROUTn). Сигналы OUT1, OUT2, и OUT3 соединены с контроллером прерываний. Сигнал OUT1 соединен также с 0-м каналом DMA, а OUT2 соединен также с 1-м каналом DMA. Следовательно, сигналы OUTn могут управлять внешними устройствами, генерировать запросы прерывания или инициализировать пересылки DMA.

К аждый таймер работает независимо. Имеются шесть различных режимов функционирования и два формата уставки: двоичный (16 битов) и двоично-десятичный (4 десятичных цифры). Любой режим функционирования позволяет Вам программировать таймер с начальной уставкой и изменять ее в процессе работы таймера. Вы можете определять значение счетчика и состояние каждого таймера, не мешая его функционированию.

Рисунок 9-1. Структурно-функциональная схема блока таймеров