Полный одноразрядный сумматор

Таблица истинности полного одноразрядного сумматора выглядит следующим образом:

ai	bi	Pi-1	Si	Pi
0	0	0	0	0
1	0	0	1	0
0	1	0	1	0
1	1	0	0	1
0	0	1	1	0
1	0	1	0	1
0	1	1	0	1
1	1	1	1	1

где a_i, b_i — разряды первого и второго числа соответственно, P_i-1 — заем из младшего разряда, S_i — результат суммы, P_i — перенос в старший разряд.

Карта Карно в этом случае примет следующий вид:

Si						Pi
Pi-1\ai bi	00	10	11	01		Pi-1\ai bi	00	10	11	01
0	0	1	0	1		0	0	0	1	0
1	1	0	1	0		1	0	1	1	1

Для реализации Si используем четыре трехвходовых элемента И-НЕ и один трехвходовой элемент ИЛИ

Для реализации Pi используем три двухвходовых элемента И-НЕ и один трехвходовой элемент ИЛИ

К комбинационным устройствам относятся арифметико-логические устройства: центральная часть любого операционного блока, любого микропроцессора; программируемые логические матрицы.

Быстродействие комбинационных устройств

Ограниченное быстродействие комбинационных устройств приводит к возникновению опасных состязаний. Следующий рисунок поясняет работу комбинационного устройства в динамическом режиме.

С
				t
x1
	t
x2
	t
x3
	t
y
	t
y = x1x2+x3 n	n+1
x1x2
tз ср		t
x1x2
tз ср			t
y = x1x2+x3
			t

Рис. 1.4.5 Явление появления опасных состязаний и способ борьбы с ним

Способы борьбы с опасными состязаниями:

1. Исключение возможности одновременного изменения всех входных переменных;

2. Использование низкочастотных фильтров на выходе комбинационного устройства;

3. стробирование комбинационного устройства на время возможности опасного состязания:

y = x₁x₂+x₃+С

Э квивалентная схема приведена на рис. 1.4.6.

ЛЭ

Рис. 1.4.6 Эквивалентная схема логического элемента с реальным временем задержки срабатывания.