1.09.11

Структурная схема бис Intel 80486

Реализован с использованием новой архитектуры и принципа совместимости с младшими моделями (I x86). С повышенной производительностью, по сравнению с I386 в 2-4 раза, достигнуто за счет ряда новых решений (более 1млн транзисторов в кристалле), внутренняя ШД 64разр., КЭШ память двухуровневая и реализация функции математического сопроцессора на одном кристалле. Корпус микросхемы выполнен в виде матрицы со 168 выводами, по 3 в каждом ряду. Столбцы выводов пронумерованы от ключа слева направо, буквами латинского алфавита от «а» до «s», а строки снизу вверх от «1» до «17».

В состав структурной схемы МП входят:

1. Целочисленные устройства;

2. Устройства с плавающей точкой;

3. Устройства управления;

4. Диспетчер памяти;

5. Устройство команд;

6. КЭШ память;

7. Шинное устройство.

Шинное устройство подтверждает обмен МП с памятью, контроллерами вв/выв и др. внешними устройствами. Оно содержит драйверы ШД и ША, схему управления размеров ШД пакетами данных, КЭШ памяти и паритетом. Шина устройств осуществляет осуществляет обмен по 22 разряда двунаправленной ШД, 34 разряда ША, 32 разряда ШУ. Набор линий управления отличается от 386 таким образом, что за один цикл осуществляется 16 или 32 разрядов.

КЭШ память — представляет собой быстродействующий сопроцессор ограниченного объема, в котором хранятся последние считанные команды, операнды и др. данные. Когда процессор обращается в КЭШ память с уже находящимися там данными (попадание) то цикл шины на извлечение этих данных не нужен. При отсутствии необходимых данных в КЭШ (промах) производится выбор этой информации из основной памяти и запись в КЭШ. Высокий процент КЭШ попаданий обеспечивается благодаря ПО. В МПС на основе х486 МП применяют 2 уровень КЭШ.

Устройство команд — содержит блок предварительной выборки и дешифрации команд, организует очередь команд.

БМУ - осуществляет интерпретацию команд и формирования управления микропрограммы.

2.09.11

В состав целочисленного устройства входят:

1. АЛУ

2. 8 32-х разрядных регистров общего назначения

3. 8 дополнительных регистров

4. многоразрядный сдвигатель, используемый для умножения, арифмитическо циклических сдвигов и т. д.

Целочисленное устройство и устройство с плавающей точкой соеденены двунаправленными шинами, которые применяются совместно для пересылки 64-х разрядных операндов и для связи с КЭШ памятью.

Диспетчер памяти состоит из устройств сегментации и страничного преобразования и обеспечивает двухступенчатое формирование физического адреса ячейки памяти: сначала в пределах сегмента, а затем в пределах страницы. Так же диспетчер поддерживает 2 основных режима работы микропроцессора: «Реальный» и «Защищенный». В реальном режиме МП работает с очень высоким быстродействием, реализуя расширенный набор команд, увеличивая разрядность операндов и адресов до 32. В защищенном режиме допустимо выполнение нескольких программ, в этом случае необходима защита информации от несонкционированного доступа.

Набор регистров МП 486 включает все регистры 386 и 387, РОНы, регистры флагов, указатели команд, регистры с плавающей точкой, системные регистры, регистры отладки и тестирования. Кроме того в I486 дополнены 3 новые команды и 3 новых системных регистра. МП 486 имеет систему прерываний аналогичную 386. Интерфейс шины 486 включает сигналы аналогичные сигналам шины 386. К отличиям 486 относится машинный такт длительностью в 1 период внешнего синхросигнала и наличие ускоренной пакетной передачи.