1. Величины и способы формирования напряжений логических

2. Вычитание чисел в обратном и дополнительном кодах.

3. Вычитатель, работающий в дополнительном коде.

4. Вычитатель, работающий в обратном коде.

5. Иерархия шин современных персональных компьютеров. Структура

6. Конфигурируемая логическая матрица И-ИЛИ.

7. Методы выбора микропроцессоров. (теор)

8. Многовходовой элемент логического умножения: схема монтаж

9. Обмен по магистрали с мультиплексированной шиной

10. Обмен по магистрали с разделенными шинами адрес/данные.

11. Параллельный вычитатель. (сх)

12. Параллельный сумматор. (сх)

13. Полувычитатель и вычитатель. (сх)

14. Полусумматоры и сумматоры. (сх)

15. Понятие макроячейки программируемых логических

16. Последовательный вычитатель. (сх)

17. Последовательный сумматор. (сх)

18. Построение комбинационных схем по булевой функции, задан

19. Правила перевода чисел из одной системы счисления в

20. Представление информации в ЭВМ. Представление чисел в обр

21. Представление команд в ЭВМ. CISC, RISC, нульоперандные пр

22. Принципы фон Неймана. (теор)

23. Программируемые логические интегральные схемы: основные п

24. Системы счисления. Их виды. Способы записи чисел.

25. Состав и назначение элементов процессора. Функции АЛУ.

26. Способ построения двунаправленного буферного элемента.

27. Способ построения трехстабильного буферного элемента.

28. Способы табличного и модульного умножения.

29. Способы умножения чисел.

30. Табличные и модульные умножители.

31. Умножитель, использующий многократное сложение.

32. Умножитель, использующий операции сложения и сдвига.

33. Универсальный сумматор-вычитатель, работающий в дополн.

34. Условные графические обозначения микросхем.

35. Физические принципы построения вычислительных машин.

36. Элементы алгебры логики. Законы булевой алгебры.

37. Элементы микропроцессорных систем: постоянная и оперативн

38. Элементы микропроцессорных систем: регистры, дешифраторы,

39. Элементы микропроцессорных систем: счетчики, мультиплексоры.

40. Элементы микропроцессорных систем: триггеры и регистры.

41. Этапы развития вычислительной техники, поколения и перспект

42. Физические принципы построения вычислительных машин.

1. Величины и способы формирования напряжений логических уровней. Высокоимпедансное состояние выхода.

Для того, чтобы задать логические переменные, используются различные виды потенциального кодирования, которые зависят от технологии производства микросхем. В качестве примера рассмотрим транзисторно-транзисторную логику (ТТЛ):

-1..0.45 В зона “0”, 0.45..2.4 В – зона помех, 2.4 – 5.5 В – зона “1”

Сигналы кодируются с помощью потенциала (напряжения). В зависимости от технологий производства интегральных микросхем, а также устройств вычислительной техники уровни сигналов могут быть различными.

«0» - от 1В до 0,45B

«1» - от 2,4В до 5,5В

Д ля того, чтобы подать уровень сигнала, необходимо соединить его (проводник на котором присутствует этот сигнал) с точкой электропитания имеющего нулевой потенциал.

Для того, чтобы подключить уровень логической единицы мы должны соединить проводник с напряжением питания через ограничивающий ток резистор.

В том случае, если вход не будет подключен ни к чему он начинает функционировать в режиме антенны, а логический элемент на своем входе имеет сигнал нолика.

Открытые или не подключенные ни к чему входы элемента являются недопустимыми.

третье состояние (Z- состояние, высокоомное состояние, высокоимпендансное) Данное состояние характеризуется тем, что выход микросхемы полностью отключен от внутренней электроники микросхемы.

В том случае, если выходы имеют 3 состояние они обозначаются:

SW1 замкнут SW2 разомкнут- на выходе 1

SW1 разомкнут SW2 замкнут- на выходе 0

SW1 разомкнут SW2 разомкнут- 3 состояние

SW1 замкнут SW2 замкнут- запрещенное состояние (замыкание)

Как правило вход является инверсным, то есть если на него попадает 0, то микросхема функционирует, если 1- то микросхема отключена.

2. Вычитание чисел в обратном и дополнительном кодах.

Обратный код:

1) оба операнда представляются в обратном коде

2) к числам добавляется знаковый разряд

3) производится сложение 2-х многоразрядных чисел

4) если возник перенос из знакового разряда, добавляется 1 к младшему разряду результата

5) анализ знакового разряда, если 0 то + если 1 то инвертируем

Дополнительный код:

в дополнительном коде положительное число совпадает с прямым, отрицательное необходимо перевести в обратный код и прибавить 1 - число будет в доп. коде

1) представляем операнды в дополнительном коде

2) добавляем знаковый разряд

3) выполняем сложение чисел

4) в случае возникновения переноса из знакового разряда он просто игнорируется

5) анализируем. отрицательное число инвертируется и прибавляется 1

3. Вычитатель, работающий в дополнительном коде.

В ыполним вычитание 3-х разрядных двоичных чисел A-B. Вычитатель основан на 3-х сумматорах и 3 инверторах. Числа поразрядно подаются на каждый из сумматоров, причем число B отрицательное, поэтому инвертируется (в доп. код). На вход 1 сумматора Cin0 подается 1. На выходе получаем результат S1,S2,S3. Перенос осуществляется из младшего разряда (Cout j) в старший (Cin j+1) . Из старшего разряда перенос не осуществляется, согласно правилам вычитания в дополнительном коде