МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования

«САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ АЭРОКОСМИЧЕСКОГО ПРИБОРОСТРОЕНИЯ»

РЕФЕРАТ ЗАЩИЩЕН С ОЦЕНКОЙ

РУКОВОДИТЕЛЬ

асс.				А.Ю. Зилинберг
должность, уч. степень, звание		подпись, дата		инициалы, фамилия

РЕФЕРАТ

Архитектура современных микропроцессоров различного назначения

по дисциплине: ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ.

РАБОТУ ВЫПОЛНИЛА

СТУДЕНТКА ГР.	2846				Н.А. Степанова
			подпись, дата		инициалы, фамилия

Санкт-Петербург

2011

Список принятых сокращений

БИС	-	большая интегральная схема
ЗУ	-	запоминающее устройство
КОП	-	код операции
МК	-	микрокоманда
МП	-	микропроцессор
МПС	-	микропроцессорная система
МСБ	-	микросборка
МУУ	-	микропрограммного устройства управления
ОП	-	оперативная память
ОУ	-	обрабатывающее устройство
ПЗУ	-	постоянное запоминающее устройство
ППЗУ	-	перепрограммируемое ПЗУ
РЭА	-	радиоэлектронная аппаратура
СБИС	-	сверх БИС
УБ	-	управляющий блок
УВВ	-	устройство ввода-вывода
УУ	-	управляющее устройство
ФЯ	-	функциональная ячейка
ЦП	-	центральный процессор
ЦПУ	-	центральное процессорное устройство
ЭВМ	-	электронно-вычислительная машина

Список рисунков

Рисунок 3.1 – простейшая структурная схема МПС 11

Рисунок 3.2. - структурная схема микропрограммного устройства управления. 14

Рисунок 3.3 - структурные схемы подключения выходов нескольких микросхем к общей шине: а — логическое объединение сигналов; б — схема формирования управляющих сигналов; в — подключение с помощью схем с открытым коллектором; г — подключение с помощью схем с тремя состояниями 19

Рисунок 4.1 – Закон Мура (предсказание на период с 1971 года по 2011 год) 25

Рисунок 5.1 - классификация микропроцессоров (по типам). 27

Рисунок 5.2 - структура фон Неймановской архитектуры. 33

Рисунок 5.3 - простой пятиуровневый конвейер в RISC-процессорах 35

Рисунок 5.4 - принцип суперскалярной архитектуры 36

Рисунок 5.5 - Принцип архитектуры VLIW 39

Рисунок 5.6 - диаграмма кэшей ЦПУ 40

Рисунок 5.7 - структура Гарвардской архитектуры. 41

Рисунок 6.1 -  предикатное исполнение команд 49

Содержание

Список принятых сокращений 2

Список рисунков 3

Содержание 4

Введение 6

1. Основные понятия и определения 7

2. История развития производства микропроцессоров 8

3. Основные принципы построения процессоров 11

3.1. Микропрограммное управление. 11

3.2. Модульный принцип построения. 15

3.3. Магистральный принцип обмена информацией. 17

3.4. Наращиваемость вычислительной мощности МПС. 20

4. Достигнутый уровень и перспективы развития микроэлектронного производства 22

4.1. Процесс изготовления МП 22

4.2. Закон Мура 25

4.3. Перспективы развития микроэлектроники 26

5. Архитектурные особенности современных микропроцессоров 27

5.1. Типы микропроцессоров 27

5.2. Архитектура процессоров обработки сигналов 32

5.2.1. Архитектура фон Неймана 32

Конвейерная архитектура 34

Суперскалярная архитектура 36

CISC-процессоры 37

RISC-процессоры 37

MISC-процессоры 37

VLIW-процессоры 38

Многоядерные процессоры 39

Кэширование 40

5.2.2. Гарвардская архитектура 41

5.2.3. Параллельная архитектура 41

6. Развитие архитектур микропроцессоров 43

6.1. Экстенсивные направления развития микропроцессорной техники 43

6.2. Новые направления развития микропроцессорной техники 44

Заключение 51

Глоссарий 52

EPIC (англ. explicitly parallel instruction computing) — микропроцессорная архитектура с явным параллелизмом команд.  EPIC позволяет микропроцессору выполнять инструкции параллельно, опираясь на работу компилятора, а не выявляя возможность параллельной работы инструкций при помощи специальных схем. 52

MISC-процессоры - Minimum instruction set computer — вычисления с минимальным набором команд. Архитектура MISC строится на стековой вычислительной модели с ограниченным числом команд (примерно 20-30 команд). 52

RISC-процессоры - Reduced instruction set computer — вычисления с упрощённым набором команд (в литературе слово «reduced» нередко ошибочно переводят как «сокращённый»). Архитектура процессоров, построенная на основе упрощённого набора команд, характеризуется наличием команд фиксированной длины, большого количества регистров, операций типа регистр-регистр, а также отсутствием косвенной адресации. 52

VLIW-процессоры -Very long instruction word — сверхдлинное командное слово. Архитектура процессоров с явно выраженным параллелизмом вычислений, заложенным в систему команд процессора. 52

Мейнфрейм - высокопроизводительный компьютер со значительным объёмом оперативной и внешней памяти, предназначенный для организации централизованных хранилищ данных большой ёмкости и выполнения интенсивных вычислительных работ. 53

Микроконтроллер (англ. Micro Controller Unit, MCU) — микросхема, предназначенная для управления электронными устройствами. Типичный микроконтроллер сочетает в себе функции процессора и периферийных устройств, содержит ОЗУ или ПЗУ. По сути, это однокристальный компьютер, способный выполнять простые задачи. 53

Стек (англ. stack — стопка) — структура данных, в которой доступ к элементам организован по принципу LIFO (англ. last in — first out, «последним пришёл — первым вышел»). Чаще всего принцип работы стека сравнивают со стопкой тарелок: чтобы взять вторую сверху, нужно снять верхнюю. 53

Тактовая частота — частота синхронизирующих импульсов синхронной электронной схемы, то есть количество синхронизирующих тактов, поступающих извне на вход схемы за одну секунду. 54

Список используемой литературы 55