- •Введение.
- •1. Основы построения эвм. Основные определения.
- •2. Принципы действия эвм. Принципы программного управления.
- •Страница–словарь.
- •4. История развития вычислительной техники. Поколения эвм.
- •«Компьютер... XVII века»
- •5. Основные параметры эвм.
- •1. Запоминающие устройства эвм.
- •1.1. Типы зу и их основные характеристики.
- •1.2. Оперативные запоминающие устройства.
- •1.2.1. Общие принципы организации озу.
- •1.2.2. Структурная организация блока памяти.
- •1.2.3. Полупроводниковые интегральные зу с произвольным обращением.
- •1.2.4. Модули памяти и элементы памяти (бис).
- •1.2.5. Система электрических параметров полупроводниковых бис зу.
- •1.2.6. Контроль функционирования бис зу.
- •1.2.7. Организация многоблочной оперативной памяти.
- •1.2.8. Организация озу с многоканальным доступом.
- •1.2.9. Ассоциативные зу.
- •1.3. Сверхоперативные зу.
- •1.3.1. Назначение и типы созу.
- •1.3.2. Организация созу с прямой адресацией.
- •1.3.3. Организация стекового и магазинного созу.
- •1.3.4. Организация ассоциативных созу.
- •1.3.5. Оценка эффективности использования созу в процессоре.
- •1.4. Постоянные зу.
- •1.5. Виртуальная память.
- •Логическое распределение оперативной памяти в персональных компьютерах (Intel/pc).
- •1.6.1. Стандартная оперативная память.
- •1.6.1.1.Таблица векторов прерываний.
- •1.6.1.2. Область данных bios.
- •1.6.1.3. Область для операционной системы.
- •1.6.1.4. Основная область памяти.
- •2. Арифметико-логические устройства эвм
- •2.1. Типы арифметических устройств и их структуры.
- •2.2. Организация алу параллельного действия при работе над числами в естественной форме.
- •2.2.1. Суммирование и вычитание чисел при использовании накапливающего сумматора.
- •2.2.2. Принципы построения алу для сложения и вычитания на комбинационных суммах.
- •2.2.3. Организация алу (параллельного действия) в режиме умножения чисел с фиксированной запятой.
- •2.2.4. Аппаратные способы ускорения умножения в организации алу.
- •2.2.5. Алгоритмические (логические) способы ускорения умножения в организации алу.
- •2.2.6. Организация алу параллельного действия в режиме деления чисел с фиксированной запятой.
- •2.2.7. Организация алу при реализации логических операций и операций специальной арифметики.
- •2.3. Организация алу параллельного действия при работе над числами в нормальной форме.
- •2.3.1. Принцип построения и работы алу при суммировании и вычитании чисел в нормальной форме.
- •2.3.2. Направления и методы ускорения операций над числами с плавающей запятой.
- •2.4. Организация алу, работающих в двоично-десятичных кодах.
- •2.5.Об экзотических формах представления чисел. Логарифмическая форма:
- •Трансформирующаяся запятая.
- •Инверсная запятая.
- •2.6. Итеративные методы деления.
- •3. Процессоры.
- •3.1. Система команд эвм.
- •3.1.1. Структура и форматы команд.
- •3.1.2. Список команд.
- •3.1.3. Способы адресации.
- •3.2. Устройства управления.
- •3.2.1. Организация цуу (на примере гипотетической одноадресной эвм).
- •3.2.2. Принципы формирования уфс.
- •3.2.3. Организация микропрограммных устройств управления.
- •3.3. Организация внутрипроцессорных систем ввода-вывода информации.
- •3.3.1. Основные понятия и определения.
- •3.3.2. Способы обмена данными между ядром малой эвм и периферийными устройствами.
- •3.3.3. Программно управляемые способы передачи данных.
- •3.3.3.1. Простые типы передачи.
- •3.3.3.2. Последовательность событий при прерываниях.
- •3.3.3.3. Идентификация прерывающего устройства.
- •3.3.4. Организация прямого доступа к памяти.
- •4. Основы вычислительных конвейеров.
- •4.1. Введение в архитектурные принципы конвейерных процессоров и эвм.
- •Конвейерные сумматоры
- •Конвейерный умножитель
- •5. Архитектура сигнальных процессоров.
- •5.1. Введение. Основные задачи обработки сигналов. Методы обработки сигналов.
- •5.2. Основные характеристики и базовая архитектура семейства adsp-21xx
- •5.2.1. Общие сведения о составе функциональных устройств
- •5.2.2. Базовая архитектура.
- •5.2.3. Средства разработчиков для процессоров семейства.
- •5.3. Интерфейс процессоров adsp-21xx с памятью.
- •5.3.1. Интерфейс с загрузочной памятью.
- •5.3.2. Интерфейс с памятью программ.
- •5.3.3. Интерфейс с памятью данных.
- •5.4. Архитектура операционных устройств.
- •5.4.1. Арифметико-логическое устройство.
- •5.4.2. Умножитель/накопитель mac.
- •5.4.3. Устройство сдвига shifter.
2.2.6. Организация алу параллельного действия в режиме деления чисел с фиксированной запятой.
Сначала напоминание о принципе деления чисел в ЭВМ.
Деление сводится к последовательности вычитаний делителя сначала из делимого (1-ый шаг), а затем из образующихся в процессе деления и сдвигаемых влево частичных остатков.
Первый шаг именуется иногда пробным делением. Смысл его предельно прост: надо, чтобы частное помещалось в разрядную сетку. Следовательно, если предположить, что в ЭВМ числа меньше 1 (так фиксирована запятая!), то делимое по модулю должно быть меньше делителя.
Нужно вспомнить, что в обычном алгоритме деления требуется восстановление остатка. Но существует и алгоритм деления без восстановления остатка.
Первый алгоритм плох только тем, что требует в худшем случае выполнения на очередном шаге трех операций: вычитание, сложение и сдвиг остатка.
Идея алгоритма без восстановления остатка:
если на очередном шаге результат вычитания меньше 0, то вместо восстановления остатка на этом шаге переходят к следующему, но на следующем шаге делитель не вычитают, а прибавляют; далее опять контроль знака результата.
На каждом шаге достаточно выполнить две операции: вычитание (или сложение) и сдвиг.
Теперь рассмотрим структурную схему при следующих условиях:
-
при делении в основном алгоритме используются модули чисел;
-
знак частного формируется отдельно по известному со школы принципу;
-
в алгоритме предусматривается пробное деление;
-
применяется алгоритм без восстановления остатка.
А тогда удобнее будет, если участвующие в операции числа будут в дополнительном (в крайнем случае – в обратном) коде; частичные остатки сдвигаются влево; очередная цифра частного получается как инвертированное значение знакового разряда частичного остатка.
Рис. 2.2.6.1.
Рис. 2.2.6.2.
Обратите внимание, что результат деления в конце концов оказывается в SM (там он и округляется).
Деление оказывается наиболее длинной операцией
– это не максимум, а всегда.
Существуют способы ускорения деления. В частности, используются аппаратные способы, аналогичные соответствующим способам в умножении. Но есть важный момент, снижающий их роль: доля делений в алгоритмах не более 1-2%. Следовательно, большие аппаратные затраты не имеют смысла.
<99>
2.2.7. Организация алу при реализации логических операций и операций специальной арифметики.
<100>
-
2.3. Организация алу параллельного действия при работе над числами в нормальной форме.
Возможно, следует напомнить структуру записи числа в нормальной форме:
,
где – мантисса (остальное в формуле – характеристика); – порядок; d – основание.
Обычно d=2, но может быть и 8, и 16 (было в ЕС ЭВМ, ныне изредка встречается).
В любом случае величина d в разрядной сетке не указывается (а подразумевается!), а и представляются двоичным кодом.
Рис. 2.3.0.1.
; .
Число должно быть нормализовано, т.е. при d=2: ; а при d=8: .
<101>
2.3.1. Принцип построения и работы алу при суммировании и вычитании чисел в нормальной форме.
Коротко об алгоритме в целом. В нем выделяются 4 этапа:
-
Выравнивание порядков чисел (порядок меньшего числа увеличивается до порядка большего при одновременном сдвиге в разрядах меньшего вправо на число разрядов, равное разности порядков).
-
Собственно сложение (вычитание) мантисс с фиксированной запятой.
-
Проверка переполнения и присвоение порядка.
-
Нормализация.
(Третий и четвёртый этапы можно переставить).
Наиболее сложной (длиной, «медленной») процедурой является выравнивание порядков.
В результате сравнения порядков возможны 5 исходов:
-
, т.е. выравнивать не нужно и можно выполнять другие этапы;
-
; тогда за результат принимается число а;
-
; тогда за результат принимается число b, но с учетом знака операции;
-
; тогда мантисса перед операцией у второго операнда должна быть сдвинута влево на разрядов;
-
; тогда мантисса первого операнда должна быть сдвинута на разрядов влево.
Рис. 2.3.1.1.
Рис. 2.3.1.2.
Некоторые пояснения к структурной схеме АЛУ:
Назначение СгЦ – выловить (2) и (3) случаи, либо придти к случаю (1) от (4) и (5);
Выходная шина данных получается конкатенацией двух шин: мантиссы и порядка;
Признаки и , формируемые ССП, соответствуют, например, и ;
Сдвиги арифметические;
РгССП и Сч по-видимому несложно объединить в единое устройство.
<102>