Раздел 5. Цифровые интегральные микросхемы

Лекция № 17. Последовательностные цифровые устройства

1. Триггеры.

2. Регистры.

3. Счетчики.

1 Триггеры

Триггер – простейшее последовательностное логическое устрой­ство, обладающее способностью длительное время находиться в одном из двух возмож­ных состояний и переходить из одного состояния в дру­гое лишь под воздействием внешних сигналов.

В отличие от комбинационных логических схем, триггеры – это логические уст­ройства с памятью. Их выходные сигналы в общем случае зависят не только от сигналов, приложенных к входам в данный момент времени, но и от сигналов, воздействовавших на них ранее (то есть, от внутреннего состояния триггера). Триггеры являются базовыми элементами для построения других последовательностных логических устройств (делителей частоты, регистров, счетчиков и др.).

Входы триггера разделяют на информационные и управляющие (вспомогательные). Информационные входы используются для управления состоянием триггера. Управ­ляющие входы обычно используются для предварительной установки триггера в некоторое состояние и для синхро­низации.

Триггеры, как правило, имеют 2 выхода: прямой Q и инверсный .

Входы триггеров принято обозначать следующим образом (таблица 1):

Таблица 1

Обозначение	Назначение
S	Вход установки триггера в состояние «1»
R	Вход установки триггера в состояние «0»
T	Счетный вход триггера
J	Вход установки в состояние «1» в универсальном триггере
K	Вход установки в состояние «0» в универсальном триггере
D	Информационный вход установки триггера в состояние «0» или «1» (задержка)
V	Управляющий вход для разрешения приема информации
C	Вход синхронизации – разрешает схеме управления запись информации в триггер

Триггер в общем случае можно представить в виде схемы, приведенной на рисунке 1.

Р исунок 1

Как показано на схеме, в общем случае триггер состоит из ячейки памяти (ЯП) и логического устройства (ЛУ) управ­ления, преобразующего входную информацию в комбинацию сигналов, под воз­действием которых ЯП принимает одно из двух устойчивых состояний (0 или 1).

Информационные сигналы поступают на входы А и В (в каждом конкретном триггере это может быть один из входов Т, D или др.) ЛУ и преобразуются в сигналы, поступающие на внутренние входы S’ и R' ЯП. Процесс преобразо­вания информационных сигналов осуществляется при воздействии сигналов, подаваемых на вход V разреше­ния приема информации и вход С синхронизации, обеспечивающий тактируемый прием информации.

В про­стейшем триггере ЛУ мо­жет отсутствовать, а ин­формационные сигналы подаются непосредственно на входы S и R ЯП.

В зависимости от свойств, числа и назначения входов триггеры можно разделить на несколько видов. При этом классификация триггеров существует по нескольким признакам. Наиболее распространенной является классификация:

• по способу записи информации (асинхронные, синхронные);

• по способу синхронизации (статические, динамические);

• по способу организации логических связей.

По способу организации логических связей триггеры делятся на следующие классы:

• с раздельной установкой состояния «0» и «1» (RS-триг­гер);

• универсальный (JK-триггер);

• с приемом информации по одному входу D (D-триг­гер или элемент задержки на один такт);

• со счетным входом Т (Т-триггер).

В асинхронных триггерах изменение состояния происходит непо­средственно в момент появления соответствующего ин­формационного сигнала на входах А и В. В синхронном триггере изме­нение состояния (в соответствии с ин­формационными сигналами на входах А и В) может произойти только в момент присутствия соответствующе­го сигнала на входе С. При этом синхронизация может осуществляться импульсом (потен­циалом) или фронтом импульса (перепадом потенциала из низкого уровня в высокий или из высокого в низкий). В первом случае сигналы на информационных входах оказывают влияние на состояние триггера только при разрешающем потенциале на входе С. Во втором случае воздействие информаци­онных сигналов проявляется только в момент изменения потенциала на входе С. Универсальные триггеры могут работать как в синхронном, так и в асинхронном режимах.

Кратко рассмотрим некоторые основные типы триггеров.

Закон функционирования триггеров обычно описывают таблицей переходов, которую иногда также называют таб­лицей истинности.

Условное графическое обозначение и таблица переходов асинхронного RS-триггера приведены ниже.

Номер набора	R	S	Qt	Qt+1
0	0	0	0	0
1	0	0	1	1
2	0	1	0	1
3	0	1	1	1
4	1	0	0	0
5	1	0	1	0
6	1	1	0	*
7	1	1	1	*

Триггер имеет два информационных входа S (от англ. set) и R (от англ. reset) и два выхода – прямой Q и инверсный .

Триггер может быть реализован на логических элементах И-НЕ или ИЛИ-НЕ. В частности, логическая схема RS-триггера, реализованного на базе ЛЭ ИЛИ-НЕ, приведена ниже (рисунок 2).

Р исунок 2

Функционирование RS-триггера состоит в следующем. При подаче на вход S логической 1 на инверсном выходе формируется логический 0. Поскольку этот сигнал по цепи обратной связи подается на один из входов верхнего элемента ИЛИ-НЕ, а на другом его входе также действует сигнал логического 0 со входа R, на выходе Q устанавливается уровень, соответствующий логической 1. Это состояние триггера может сохраняться сколь угодно долго и не зависит от последующих изменений сигнала на входе S, если на входе R поддерживается состояние «0».

Для RS-триггера комбинация S = 1 и R = 1 является запрещенной. После такой комбинации информационных сигналов состояние триггера будет неопределен­ным (в таблице переходов обозначено «*»): на его выходе Q может быть 0 или 1.

При R = 1 (S = 0) на выходе Q получим сигнал Q = 0, а соответствующий канал обратной связи обеспечит на инверсном выходе сигнал логической единицы и т. д.

Условное графическое обозначение асинхронного RS-триггера показано на рисунке 3. Такие триггеры входят во все типы более сложных триггеров.

Рисунок 3

Простейший синхронный RS-триггер содержит кроме ЯП еще и ЛУ. На рисунке 4 показана функциональная схема и условное графическое обозначение такого триггера, реализованного на логических элементах И-НЕ.

Р исунок 4

Переключение RS-триггера, изображенного на рисунке, производится только при наличии сигнала «1» на одном из информационных входов и сигнала «1» на входе синхронизации С.