- •Введение
- •1. Омэвм avr семейства Mega
- •1.1. Технические характеристики микроконтроллера avr aTmega8515
- •1.2 Условное графическое обозначение (уго) микроконтроллера avr aTmega8515
- •1.3. Структура микроконтроллера аTmega8515
- •1.4. Организация памяти
- •1.4.1. Карта памяти
- •1.4.2. Память программ (Flash – пзу)
- •1.4.3. Память данных
- •Регистровая память (рон и рвв)
- •Файл регистров общего назначения
- •Регистр X, регистр y и регистр z
- •Регистр статуса – sreg
- •1.4.4. Оперативная память (озу или ram)
- •Регистр управления mcu - mcu Control Register - mcucr
- •1.4.5. Энергонезависимая память данных (eeprom)
- •1.5. Режимы адресации памяти данных
- •1.7. Стек. Указатель стека - Stack Pointer - sp
- •1.8. Тактирование. Режимы пониженного энергопотребления
- •1.8.1. Тактовый генератор
- •Система реального времени (rtc)
- •1.8.2. Сброс. Источники сброса
- •Сброс по включению питания
- •Внешнее управление сбросом
- •Сброс по сторожевому таймеру
- •1.8.3. Режимы энергосбережения (Sleep Modes)
- •1.9. Прерывания (interrupts)
- •Время отклика на прерывание
- •Обработка прерываний и сброса
- •Регистр флагов прерываний – gifr (General Interrupt Flag Register)
- •Регистр управления внешними прерываниями – gicr
- •Регистр масок прерывания по таймерам/счетчикам - timsk (Timer/Counter Interrupt Mask Register)
- •Регистр флагов прерываний по таймерам/счетчикам tifr
- •1.10. Таймеры/счетчики (timer/counters)
- •1.10.1. Таймер/счетчик t/c0
- •Регистр управления т/с0 - tccr0 (The Timer/Counter0 Control Register) Регистр tccr0 предназначен для управления модулем т/c0. Формат регистра tccr0:
- •Регистр сравнения выхода т/с0
- •Режимы работы т/с0
- •Изменение состояния ос0 определяется разрядами сом01:сом00 регистра tccr0 (состояние вывода ос0 изменяется в соответствии с таблицей 11).
- •1.10.2. Таймер/счетчик 1 – t/c1
- •1.11. Сторожевой таймер (Watchdog Timer)
- •Регистр управления сторожевым таймером – wdtcr
- •1.12. Универсальный синхронно-асинхронный приемопередатчик (usart)
- •Регистр данных usart - udr - (usart I/o Data Register)
- •Регистр ucsra
- •Регистр ucsrв
- •Регистр ucsrс
- •Формат кадра
- •Скорость обмена данными
- •Передача данных
- •Прием данных
- •1.13. Последовательный периферийный интерфейс spi
- •1.14. Аналоговый компаратор (Analog Comparator)
- •2. Система команд
- •Команды логических операций
- •Команды арифметических операций и сдвига
- •Команды операций с битами
- •Команды пересылки данных
- •Команды передачи управления
- •Теоретическая часть
- •1.1. Методические указания по выполнению лабораторной работы
- •1.1.1. Создайте новый проект.
- •1.1.2. Напишите и отладьте программу lab1
- •. Содержание отчета
- •3.2. Практическая работа №1 Изучение системы команд мк avr aTmega8515
- •2. Содержание отчета
- •3.3. Лабораторная работа №2 Изучение работы с портами ввода/вывода мк avr
- •Контрольные вопросы
- •Литература
Регистр ucsrс
Таблица 21. Формат регистра UCSRС
Биты |
|
|
||||||||
$20 ($40) |
|
UCSRC |
||||||||
Чтение/Запись |
|
|
||||||||
Начальное состояние |
|
|
Bit 7 - URSEL: Выбор регистра. Разряд определяет в какой регистр модуля проводится запись.
Bit 6 - UMSEL: Режим работы USART. 0 – асинхронный режим, 1 – синхронный .
Bit 5,4 - UPM1,0: Режим работы схемы контроля и формирования четности.
Bit 3 - USBS: Количество стоп-битов в кадре. 0 – один стоп-бит, 1 – два стоп-бита.
Bit 2,1 - UCSZ1,0: Формат посылок. Определяют количество разрядов данных в кадре (посылке).
Bit 0 - UCPOL: Полярность тактового сигнала. Определяет момент выдачи и считывания данных на выводах модуля USART.
Формат кадра
Кадр – совокупность одного слова данных и сопутствующей информации. Кадр начинается со старт-бита, за которым следует младший разряд слова данных,…. После старшего разряда слова данных следует один или 2 стоп-бита. Если включена схема формирования бита четности, то он включается между старшим разрядом слова данных и первым стоп-битом.
Рис. 24. Формат кадра
Формат кадра определяется разрядами UCSZ2,1,0 регистров управления USART.
Таблица 22. Размер слова данных в кадре
UCSZ2 |
UCSZ1 |
UCSZ0 |
Размер слова данных |
0 |
0 |
0 |
5 разрядов |
0 |
0 |
1 |
6 разрядов |
0 |
1 |
0 |
7 разрядов |
0 |
1 |
1 |
8 разрядов |
1 |
0 |
0 |
зарезервировано |
1 |
0 |
1 |
зарезервировано |
1 |
1 |
0 |
зарезервировано |
1 |
1 |
1 |
9 разрядов |
Бит четности формируется путем выполнения операции – «исключающее ИЛИ» над всеми разрядами передаваемого слова данных. Бит четности помещается между старшим битом передаваемых данных и стоп-битом.
P=Dn-1Dn-2…D3D2D1D00.
Пример формирования кадра.
Необходимо передать число 57h, используя последовательный канал передачи.
1)Переводим данные из шестнадцатеричной в двоичную систему счисления 5716=0101 01112.
2) Формируем бит четности – Р=01010111=1.
3) формат кадра: 0 1110 1010 1 11.