ВТиИТ лекции
.pdf3D реализация m-разрядного слова:
|
|
|
|
|
|
|
DCy |
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
2n/2 |
|
|
|
|
|
|
M |
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
M |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
A n/2 |
|
|
|
|
|
|
|
M |
|
|
||||||||
|
|
|
|
|
|
|
|
|
|
|
|||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
M |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
DCx |
|
|
|
|
|
|
|
M |
|
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
M |
|
|
|
|
|
|
|
|
A n/2 |
|
|
2n/2 |
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
m
Модифицированная структура 2DM:
|
|
|
|
|
DCx |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
A |
n-1 |
...A |
k |
|
2n-k |
|
|
|
|
|
2n-k x m2k |
||||||||||||
|
|
|
|
|
|
|
|
|
|
||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
|
1 |
2 |
|
|
|
m |
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Ak-1...Ao |
|
k |
|
|
|
|
2k |
|
|
|
|
2k |
|
|
|
|
2k |
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Mux |
|
|
|
Mux |
|
|
|
Mux |
|
||||
|
|
cs |
|
|
|
|
|
2k - >1 |
|
|
2k - >1 |
|
|
2k - >1 |
|
||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
E0 |
|
|
|
E0 |
|
|
|
E0 |
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
Dm - 1 |
|
Dm - 2 |
|
Do |
|
|
||||||||||
|
|
|
|
|
|
|
|
|
|
Дешифратор выбирает из матрицы 2n-k x m2k целую сроку, состоящую из m слов, каждое разрядностью 2k. Вторая часть разрядов адреса используется для выбора нужных разрядов из строки m2k . Из каждого 2k выбирается 1 бит (на MUX 2k -> 1). На выходах управляемых буферов ЕО получается m-разрядное слово.
Память с последовательным доступом:
На примере FIFO
|
WR |
|
RD |
|
|
|
|
|
|
|
|
|
|
|
S |
T |
& |
|
|
|
|
|
|
R |
|
& |
|
|
СчWR |
СчRD |
|
n |
|
|
|
|
|
|
|
|
|
= = |
|
|
|
|
|
|
n |
|
n |
|
|
|
|
n |
|
|
|
|
||
|
|
|
|
|
|
|
|
|
DI |
WR |
A |
wr |
A |
RD |
DO |
|
|
|
m |
|
rd |
|
m |
|
|
|
|
|
|
|
|
|
|
Буфер
пуст
Буфер
полный
СчWR(СчRD) – счетчик записи(считывания)
Перед началом работы счетчики сбрасываются, при работе происходит чередование циклов запись/считывание, т. е. счетчик чтения догоняет счетчик записи, если адреса сравняются при чтении, то буфер пуст, а если при записи, то буфер полон. Файловый регистр имеет независимые входы адреса чтения и независимые входы адреса записи. Файловый регистр позволяет выполнять операции записи и чтения данных независимо друг от друга.
Схема файлового регистра |
|
|
|
|
|
||
DI |
4 |
DI |
RG DO |
4 |
DI MUX DO |
4 |
DO |
|
|
|
|
|
|
||
|
|
& |
|
|
|
|
|
|
|
E |
DD1 |
|
|
|
|
|
4 |
DI |
RG DO |
4 |
S1 |
|
|
|
|
& |
|
ARD |
S2 DD5 |
|
|
|
|
E |
DD2 |
|
|
|
|
|
4 |
DI |
RG DO |
4 |
|
|
|
|
|
& |
|
|
|
|
|
|
|
E |
DD3 |
|
|
|
|
|
4 |
DI |
RG DO |
4 |
|
|
|
|
|
& |
|
|
|
|
|
AWR |
|
E |
DD4 |
|
|
|
|
|
|
|
|
|
|
|
Запись и чтение выполняются 4-х разрядными словами. Данные хранятся в регистрах DD1DD4. Считывание данных из регистров выполняется через мультиплексор (DD5).
КЭШ (Cache) – память (сокращенное время обмена данных). |
||
Ставится между процессором и оперативной памятью. |
||
A |
D |
|
CPU |
RAM |
|
D |
||
|
||
|
Hi |
|
|
Cach |
|
Dat |
A |
|
|
Tag |
|
|
D |
КЭШ обладает малой емкостью и высоким быстродействием. При чтении данных сначала обращаются в КЭШ, для поиска данных используется Tag – это отличительный признак информации (обычно физический адрес RAM), если информация есть в КЭШ, то вырабатывается сигнал Hit и данные считываются из КЭШ, если информации там нет, то она считывается из RAM с одновременной записью в КЭШ
Полностью ассоциативная КЭШ память:
Tag |
Tag |
Data |
Data |
|
address |
||||
|
|
D |
||
|
= = |
BUF |
||
|
|
|||
|
|
|
Hit |
|
|
|
|
1 |
|
|
Tag |
Data |
|
|
|
= = |
BUF |
|
Физический адрес запрашиваемой информации сравниваются с полем Tag. При совпадении устанавливается сигнал Hit и данные через буферы считываются на шину данных.
Постоянные запоминающие устройства ПЗУ (ROM):
Масочные
Uп
R |
R |
R |
R |
R |
R |
A1 |
|
R |
|||
|
A1 |
|
|
|
|
|
|
|
|
|
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
Программируемые ПЗУ
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
При подаче высокого |
Вызывая пробой, получаем 1 |
|
|||||||||||
напряжения плавкая |
|
|
Вызывая пробой, получаем 0 |
||||||||||
вставка перегорает и |
|
|
|
|
|
|
|
|
|
|
|
||
образуется 0 |
|
|
|
|
|
|
|
|
|
|
|
Перепрограммируемые ПЗУ (репрограммируемые - РПЗУ) |
|
|
|
|||||||||
РПЗУ-УФ (стирание ультрафиолетом): |
|
|
|
|
|
|
||||||
|
На основе транзистора с плавающим затвором. |
|
|
|
|
|||||||
|
диэлектрик |
|
Программирование выполняют подачей напряжения исток (И) – |
|||||||||
И |
металл |
С |
сток |
(С) |
порядка |
20 В, |
происходит |
лавинный пробой p-n |
||||
|
З |
|
перехода. Электроны, обладающие большой энергией, проникают |
|||||||||
n+ |
n+ |
через |
диэлектрик |
на |
металлический |
затвор. |
После |
снятия |
||||
|
||||||||||||
|
напряжения электроны остаются на затворе. Электроны, |
|||||||||||
|
|
|
||||||||||
|
|
|
находящиеся на затворе, создают поле, мешающее созданию |
|||||||||
|
p |
|
канала между истоком и стоком. Таким образом, в диапазоне |
|||||||||
|
|
|
обычных рабочих напряжений, транзистор не открывается (канал |
|||||||||
исток-сток не создается). Это можно трактовать как запись «0» в ячейку памяти. |
|
|||||||||||
|
Стирание информации производят облучением затвора ультрафиолетом. УФ лучи |
|||||||||||
создают в диэлектрике тепловые токи и заряд с затвора стекает в подложку. Число циклов |
||||||||||||
программирования десятки, сотни раз. |
|
|
|
|
|
|
|
РПЗУ-ЭС (электрическое стирание):
Используют двухзатворный транзистор. Добавлен управляющий затвор.
И диэлектрик З металл С
n+ n+
p
Запись производится аналогично РПЗУ-УФ.
Стирание: подается напряжение И-С порядка 20 В, а на затвор подается небольшое отрицательное напряжение => поле затвора выталкивает электроны из плавающего затвора.
Flash память
Использует технологию РПЗУ с электрическим стиранием, ячейки памяти объединены в блоки (группы ячеек памяти)
Boot Block Flash Memory – для загрузки |
Flash File Memory – вся память разделена на |
памяти |
блоки одинакового размера |
Разделяется на блоки (неравномерно) |
|
8 байт
8 байт
16 байт
128 байт
128 байт
Оперативные запоминающие устройства – ОЗУ (RAM)
Статические SRAM
Ячейкой памяти является триггер на двух КМОП ключах (VT2-3 и VT4-5).
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Uпит |
|||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
VT1 |
|
|
VT2 |
|
VT4 |
|
|
|
|
|
|
|
VT6 |
||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
||||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
_ |
|
|
|
|
|
|
|
|
|
|
|
|
VT3 |
|
VT5 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Dj |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Dj |
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
ЛВ
Запись: на шины Dj и /Dj подается парафазный сигнал (если 1, то Dj=1, а /Dj=0, если 0, то Dj=0, а /Dj=1). На линию выборки (ЛВ) подается 1, транзисторы VT1 и VT6 открываются и данные с шины Dj записываются в ячейку памяти на КМОП ключах VT2-3 и VT4-5.
Чтение информации: подается 1 на шину адреса и выходы ключей подключаются к шинам данных.
Достоинства: обладает высоким быстродействием, применяется для реализации кэш-памяти в микропроцессорах.
Недостатки: занимает большую площадь на кристалле, высокая стоимость микросхем.
|
|
A0 |
SRAM |
|
|
|
|
|
|
|
|
|
|
||
|
|
A1 |
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
. |
|
DI/O |
|
||
|
|
A7 |
|
|
|||
|
|
|
|
|
|
|
|
|
|
__ |
|
0 |
|
|
|
|
|
|
|
|
|||
|
|
cs |
|
1 |
|
|
|
|
|
|
|
||||
|
|
RW |
|
2 |
|
|
|
|
|
|
|
|
|||
|
|
|
. |
|
|
||
|
|
|
|
|
|||
|
|
__ |
|
. |
|
|
|
|
|
E0 |
|
7 |
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
Чтение |
Запись |
|
A |
A |
|
R/W |
__ |
|
R/W |
||
cs |
__ |
|
cs |
||
|
||
D |
D |
Динамические ОЗУ |
|
|
|
|
|
|
Представляет собой один транзистор |
|
|
|
|
||
|
|
ЛЗС |
|
ЛВ |
|
|
ЛЗС |
Cз |
n |
+ |
n |
+ |
Cз |
|
|
|
|
|
||
|
|
|
|
p |
|
|
ЛВ
ЛЗС – линия записи/считывания ЛВ – линия выборки
При чтении на ЛВ подают 1, заряд с Сз попадает на ЛЗС. Cз – паразитная емкость между подложкой и стоком. Заряд емкости -> запись, разряд -> считывание.
RAS
A
___ DRAM
RAS
CAS
___
CAS
|
DO |
A |
АСТР |
А СТЛБ |
R/W |
|
|||
|
|
|
|
|
OE |
|
R/W |
|
|
DI |
|
|
|
чтение |
|
|
DO |
|
|
|
|
|
D |
Выполняют |
|
R/W |
|
|
|
||
мультиплексирование |
|
|
|
|
|||
адреса |
– |
на одни |
и те же |
DI |
|
|
запись |
входы подают адрес строки |
|
|
|
||||
|
|
|
|
||||
и RAS, а потом – адрес |
|
|
|
|
|||
столбца и CAS. |
|
RAS |
|
|
|
||
RAS - Row Address Strobe |
|
|
|
регене- |
|||
(сигнал адреса строки) |
|
|
|
||||
CAS |
|
|
рация |
||||
CAS |
– |
Column |
Address |
|
|
|
D |
Strobe |
|
(сигнал |
адреса |
A |
А СТР |
А СТР |
столбца)
Достоинство: малая площадь.
Недостаток: считывание разрушает информацию.
Требуется постоянная регенерация (реализуют на специальных схемах), что снижает быстродействие. Используется как основная оперативная память в компьютерах.
Программируемые логические матрицы, программируемые логические интегральные схемы
Программируемые логические матрицы (ПЛМ) и программируемые логические интегральные схемы (ПЛИС) – это микроэлектронные приборы (микросхемы), содержащие много (иногда тысячи) логических элементов (ЛЭ) и других компонентов, входят в довольно многочисленную группу программируемых логических приборов (ПЛП). Это так называемые «стандартные полуфабрикаты» (интегральные микросхемы – ИМС). Выпущенные изготовителем, эти ИМС не могут выполнять никаких операций. ЛЭ и компоненты расположены в них в определенном порядке – матрицами, блоками, группами и др. Чтобы они могли выполнять необходимые логические операции, нужно провести заключительную операцию – программирование, которое осуществляется пользователем (конструктором), т.е. на месте потребления без участия изготовителя. При программировании имеющиеся в «полуфабрикатах» ЛЭ организуются в специальные логические структуры, выполняющие заданные логические функции (любой сложности). Это
– главная сущность группы ПЛП.
Это относительно новое направление в микроэлектронике, развивающееся быстрыми темпами. Оно является следствием быстрого роста сложности электронных систем, требующих применения высоко интегрируемых узкоспециализированных ИМС (СИС и БИС). Разработка и изготовление таких микросхем – длительный и дорогостоящий процесс, который экономически оправдан только при большом объеме выпуска (более 10 000 штук в год). При малой потребности более выгодно изготавливать упомянутые выше «полуфабрикаты» ИМС и специализировать (программировать) их в сфере потребления. В настоящее время разработано и выпускается много разновидностей (более сотни) программируемых потребителями микросхем различной степени сложности. Четкая классификация таких микросхем (приборов) пока не установилась. Будем называть их обобщенно – программируемые логические приборы (ПЛП). Несомненно одно: применение ПЛП постоянно расширяется, сложность их повышается. Рассмотрим наиболее распространенные разновидности таких приборов – ПЛМ и ПЛИС.
Программируемые логические матрицы
ПЛМ – наиболее распространенная и наиболее известная разновидность ПЛП, одна из первых микросхем этого типа. ПЛМ представляет собой комбинационное устройство, включающее в себя две матрицы ЛЭ (или одну), расположенных на кристалле микросхемы. Это – своего рода интеграция ЛЭ. Соединение этих ЛЭ в определенные логические схемы, выполняющие заданный набор логических функций, производится разработчиком аппаратуры. Это и есть программирование, которое превращает «полуфабрикат» в законченное специализированное изделие. Из одинаковых «полуфабрикатов» ПЛМ при помощи программирования можно получать различные логические схемы для выполнения любых логических функций, определяемых потребителем. Одна ПЛМ может заменить десятки и сотни микросхем ЛЭ малой степени интеграции. Основу ПЛМ составляют две ступени логических элементов и входные ячейки (инверторы-повторители). Первая ступень представляет собой матрицу ЛЭ типа И (конъюнкторов), вторая ступень – матрицу элементов ИЛИ (дизъюнкторов).
Выходные функции Fi задаются потребителем в виде дизъюнктивной нормальной формы (ДНФ, см. приложение) – дизъюнкции конъюнкций. Элементы первой ступени B3, …, B6 образуют логические произведения (конъюнкции, импликанты, термы) входных
сигналов A, B, … и их инверсий А , В , … Элементы второй ступени (матрицы ИЛИ) B7, B8, B9 объединяют заданным порядком (выполняют дизъюнкции) конъюнкции в выходные функции Fi. Дизъюнкция конъюнкций – это один из вариантов получения алгебраического выражения логической функции F по таблице истинности. К дизъюнкции конъюнкций (ДНФ) можно свести все логические функции.
На рисунке 1, а приведена разновидность ПЛМ с плавкими перемычками (до программирования) – один из самых распространённых способов осуществления
программирования ПЛМ. Каждый из входных сигналов (A, B, …) и их инверсий (A , B , ...) соединяется с одним из входов всех схем И через плавкие перемычки (). Выходы каждого
из конъюнкторов (B3, …, B6) соединяются с входами всех схем ИЛИ (В7, …, В9) тоже через плавкие перемычки (). Это и есть полуфабрикат. Он пока не может ничего выполнять. Например, на всех выходах конъюнкторов образуются одинаковые логические произведения
(термы) А A B B , а на всех выходах дизъюнкторов – одинаковые функции Fi из
четырёх одинаковых термов AABB . К тому же этот терм равен нулю (AA = 0, BB = 0). Программирование такой ПЛМ производится пережиганием тех перемычек, которые окажутся ненужными для выполнения заданных функций Fi. В результате программирования часть ЛЭ может быть исключена (пережиганием всех плавких перемычек ЛЭ).
Пусть, например, при программировании пережжены перемычки, которые на рис.1, а указаны значком (например, входы 2, 4 вентиля В3). Пережигание перемычек производится программаторами по определённой программе при помощи внешних импульсов тока определённой величины. Логическая схема, которая получилась после пережигания указанных перемычек, приведена на рисунке 2, б. Разорванные перегоревшими перемычками соединения на схеме не показаны, от них остались свободные выводы (например, входы 2, 4 вентиля В3). Непережженные перемычки остались в схеме. На
выходах конъюнкторов приведены образуемые ими термы АВ, AB, AB, AB . На выходах ПЛМ (выходы вентилей В7, В8, В9) образуются логические функции
F0 AB AB AB, |
(1) |
||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
F1 AB |
AB (A B), |
(2) |
|||||||||
|
|
|
|
|
|
|
|
|
|
||
F2 AB |
AB AB . |
(3) |
Как уже указывалось, рассматривается очень упрощённая модель ПЛМ. Главным назначением этого рассмотрения является иллюстрация принципа программирования ПЛМ в доступной форме, поэтому выходные функции (1) – (3) получились элементарно простыми, а практическая ценность их весьма условна. К тому же это полные СДНФ, а не минимизированные (МДНФ). Даже не имея опыта минимизации, можно упростить выходные функции Fi:
F0 B AB , |
F1 AB AB , |
F2 A AB. |
(4) |
Пусть (4) будут примитивными МДНФ. |
При программировании |
«минимизированных» функций (4) логическая схема будет выглядеть ещё более простой (но будет не такой наглядной).
На самом деле при синтезе (при создании) устройства всё происходит в обратном порядке: сначала задаются исходные функции Fi – ДНФ (обычно получаемые из таблицы истинности, словесного описания и др.). Затем они минимизируются. Получаются минимизированные (упрощённые) функции Fi – МДНФ. Минимизацию проводят совместно для всех функций Fi. Как правило, минимизация производится при помощи ЭВМ. И на заключительной стадии производится пережигание перемычек (программирование), чтобы получить на выходах заданные функции Fi (МДНФ).
A |
1 |
A |
1 |
& |
|
A¯ |
2 |
||
|
|
3 |
A¯AB¯B |
|
|
|
|
4 |
|
|
|
|
B3 |
|
|
|
|
|
|
|
|
|
|
& |
B |
1 |
B |
|
& |
|
|
|
|
|
|
|
B |
|
|
|
|
|
|
& |
|
|
|
|
Матрица И |
1 |
1 |
2 |
|
3 |
F0 |
4 |
|
|
1 |
|
F1 |
|
1 |
|
F2 |
Матрица |
|
ИЛИ |
a
A |
1 |
A |
|
|
|
|
|
|
|
||
|
B1 |
& |
AB |
1 |
F0 |
|
1 |
A¯ |
|
||
|
|
|
|||
|
|
|
|
||
|
|
|
& |
A¯B |
|
|
|
|
|
1 |
F1 |
|
|
|
|
|
|
B |
1 |
& |
AB¯ |
B8 |
|
|
|
B |
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
F2 |
|
|
|
|
A¯B¯ |
|
|
1 |
B¯ |
& |
|
|
|
|
|
|
B9 |
|
|
|
Матрица И |
Матрица |
|
|
|
|
ИЛИ |
|
б
Рисунок 1. Программируемая логическая матрица с плавкими перемычками
Разновидности ПЛМ. В результате непрерывного развития и совершенствования разработано и выпускается несколько разновидностей ПЛМ, различающихся по структуре, способам программирования, сложности и др. Некоторые ПЛМ включают в себя до десяти и более тысяч эквивалентных вентилей (двухвходовых вентилей И-НЕ или ИЛИ-НЕ). Число выходных функций (Fi) и входных сигналов (А, В, С, …) достигает десятков, а число термов (конъюнктивных членов) – сотен. Разновидности ПЛМ:
1. Обе матрицы могут быть выполнены на однотипных ЛЭ, например на базовых ТТЛэлементах И-НЕ. Тогда вентили второй ступени (В7, …, В9) будут выполнять функции ИЛИ-
НЕ для инверсных термов (АВ, AB , |
AB, AB , см. рис. 2, б) – логических |
нулей, и |
||||||||||
выходные функции F0, …, F2 будут точно такими же, как (1) – (3), например: |
|
|||||||||||
F1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
= AB |
A B = AB AB . |
(5) |
Первое выражение F1 получено для обеих матриц, выполненных на элементах И-НЕ. Затем оно преобразовано по теореме де Моргана (B A = = A B A B).
2.Программируемой может быть только одна матрица И (И-НЕ), а матрица ИЛИ при этом имеет фиксированную (непрограммируемую) структуру. Такую структуру имеет микросхема ПМЛ (программируемая матричная логика) – весьма распространённая разновидность ПЛМ.
3.«Полуфабрикат» ПЛМ может состоять из одних матриц ЛЭ без линий соединения. При программировании таких матриц получают специализированный фотошаблон, который используется для нанесения металлизированных соединений.
4.ПЛМ может быть репрограммируемой, т.е. можно стирать старую информацию (систему соединений ЛЭ) и производить новое программирование (ПЛМ с плавкими перемычками – нерепрограммируемая). Более подробно о репрограммируемых ПЛМ – в следующем разделе, поскольку репрограммирование относится не только к ПЛМ.