4.3. Сравнительный анализ результатов кодирования
Схемы характеризуются сложностью и быстродействием. Сложность – это суммарное количество входов. Для того, чтобы построить более простую комбинационную схему, выберем кодирование с наименьшей сложностью. Сравним полученные значения кодирования близкого к соседнему и кодирования по критерию желательности соседства.
– Сложность кодирования близкого к соседнему: S=58
– Сложность кодирования по критерию желательности соседства: S=55
Выберем для синтеза схемы кодирование по критерию желательности соседства, как наиболее выгодное, относительно сложности схемы.
4.4. Кодирование систем канонических уравнений
Построения функций возбуждения RS-триггеров
Система булевых функций
S1
=
R1
=
S2
= 
R2
=
S3
=
R3
=
Y1
=
Y2
=
Система булевых функций в базисе И–НЕ
S1
=
R1
=
S2
= 
R2
=
S3
=
R3
=
Y1
=
Y2
=
5. Функциональная схема и расчет ее характеристик
Технические характеристики микросхем серии 155:
|
Элемент |
Тип |
Ток пот. max |
Время задержки |
|
К155ЛА1 |
2 элемента 4И-НЕ |
16 mA |
15 нс |
|
К155ЛА2 |
1 элемент 8И-НЕ |
16 mA |
15 нс |
|
К155ЛА3 |
4 элемента 2И-НЕ |
16 mA |
15 нс |
|
К155ЛА4 |
3 элемента 3И-НЕ |
16 mA |
15 нс |
|
К155ЛА5 |
3 элемента 2И-НЕ |
16 mA |
20 нс |
Синтезированная схема синхронного автомата может быть выполнена с использованием следующих микросхем серии 155:
|
Элемент |
Количество |
|
К155ЛА1 |
3 |
|
К155ЛА2 |
5 |
|
К155ЛА3 |
3 |
|
К155ЛА4 |
2 |
|
К155ЛА5 |
2 |
Напряжение питания: Up = 5 В + 5 %.
При расчете времени задержки схемы инверторы входных сигналов учитывать не будем, а также выходные сигналы y1 и y2.
Время задержки схемы: так как самый длинный путь сигнала от входа к выходу составляет 4 логических элемента, то время, которое потребуется сигналу для прохождения этого пути (максимальное время срабатывания схемы) будет равно:
tkc = n tэл , где n – max число последовательно соединенных элементов.
tkc = 215 + 2 (20) = 70 (нс)
Потребляемый ток и мощность:
I = 16 (3 + 5 + 3 + 2 + 2) = 240 (mA) = 0.240 (А)
P = U I = 5 0.240 = 1.2 (Вт)
6. Логическое моделирования на наборах функционального теста
Логическое моделирование схемы будем проводить следующим образом:
Проверка последовательности для открытия замка (3 набора) - № 1-3.
Проверка установки в состояние S0 - №4.
Проверка последовательности снятия тревоги (3 набора) - № 5-7.
Таблица 6.1 –Логическое моделирование схемы
|
x1 |
x2 |
z1 |
z2 |
z3 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
12 |
13 |
14 |
15 |
16 |
S1 |
R1 |
S2 |
|
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
|
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
|
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
|
1 |
0 |
1 |
1 |
0 |
1 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
R2 |
S3 |
R3 |
Z1 |
Z2 |
Z3 |
Y1 |
Y2 |
|
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
|
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
|
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|