Методические указания к выполнению контрольных работ №1, 2 по дисциплине «Организация эвм и систем», включая лабораторное моделирование

Оглавление

Контрольная работа 1. Моделирование схем сопряжения с внешним устройством и построение селектора адреса в заданном диапазоне адресов

Контрольная работа 2. Моделирование процессов выполнения инструкций микропроцессором

Контрольная работа 1

Моделирование порта ввода/вывода и схемы связи с внешним устройством в заданном диапазоне адресов

1. Теоретическая часть

Целью данной работы является разработка и построение цифрового узла сопряжения микропроцессорной системы (МПС) с внешним устройством, а также удобный пользовательский интерфейс для работы со схемой. Для выполнения работы можно использовать стандартную схему связи с ПВВ, приведенную на рис.1.

Для сопряжения с процессором организуются ША, ШД и ШУ. Если ША и ШД используют одни и те же физические линии, то такая шина называется мультиплексированной шиной адреса/данных. В этом случае в ШУ организуется сигнал, определяющий назначение мультиплексированной шины в данный момент времени. На рисунке ША и ШД разделены.

Двунаправленный драйвер (буфер данных) 74ALS245 (1533АП6) имеет право передавать данные на шину только во время действия сигнала чтения. Если бы БИС относилась к пространству памяти, то на ШУ присутствовал бы сигнал MEMRD# и MEMWR#.

Рис.1. Структурная схема связи МПС с ПВВ

Селектор адреса можно построить на комбинационной логике, на дешифраторах или на ПЛМ (программируемая матричная логика). Селектор адреса предназначен для определения зоны адресов, относящихся к подключаемому устройству. Если устройство использует более одного адреса, то младшие линии А0 и А1 используются для декодирования адреса внутри устройства, а остальные линии поступают на вход комбинационной схемы (или ПЛМ), которые формируют сигнал CS# (выбор микросхем).

На шинах ISA/EISA срабатывание дешифратора адреса блокируется высоким уровнем сигнала AEN, который используется для цикла DMA (прямой доступ в память) и сигнализирует о недействительности адреса.

Шина управления в приведенной схеме организована сигналами IORD# (чтение порта), IOWR# (запись в порт) и AEN. Состав этих сигналов может быть расширен сигналами обращения к памяти MEMRD# и MEMWR#, а также сигналами запросов прерываний. Такой состав сигналов характерен для микропроцессорных комплектов i8080 и шины ISA. Возможно другое построение шины управления, характерное для МПК i8085:сигнал M/IO# определяет, к чему относится обращение – к пространству памяти или к пространству ввода/вывода, а сигнал W/R# определяет тип операции – запись или чтение. Такой способ построения применяется в шине EISA, а его развитие – в шине PCI.

Порт ввода/вывода кр580 вв55 ( аналог Intel 8255)

БИС представляет собой параллельный адаптер, обеспечивающий связь микроЭВМ с периферийными устройствами по трём восьмиразрядным двунаправленным каналам. Имеется возможность программной настройки БИС на различные режимы работы. Схема построена на базе МОП технологии.

А, В, С - двунаправленные, восьмиразрядные, информационные каналы D0…D7 (вход/выход)-двунаправленный канал данных А0, А1 (вход)-младший разряд адреса (вход)-выбор микросхемы -вход сигнала чтения (передача данных из БИС в МПС) -вход сигнала записи (передача информации от МПС либо в канал данных, либо в регистр управления) - вход сигнала "системный сброс"

БИС выполняет буферизацию данных и сопряжение объекта с МПС в режиме прерывания.

БИС может работать в трёх режимах:

1. Режим "0"- простой ввод/вывод по каналам А, В, С.

2. Режим "1"- ввод/вывод по каналам А и В, канал С - для приёма и выдачи сигналов управления обменом.

3. Режим "2"- обмен информацией с периферийными устройствами через двунаправленный канал А, пять линий канала С - под сигналы управления.

При подаче на А1=1, А0=1 схема ввода/вывода работает в режиме регистра управления. В этом случае её работа определяется форматом управляющего слова.

CS	A1	A0	Режим
0	0	0	канал А
0	0	1	канал В
0	1	0	канал С
0	1	1	Регистр управления
1	х	х	БИС не выбрана