Шинные формирователи

Шинные формирователи (шинные драйверы, магистральные вентиль-буферы) включаются между блоком-источником данных и магистралью (шиной). Они усиливают сигналы по мощности, обеспечивая нагрузочную способность, необходимую для работы на шину, отключают источник данных от шины, когда этот источник не участвует в обмене данными, формируют необходимые уровни сигналов «1» или «0», если это требуется. Двунаправленные шинные формирователи позволяют в зависимости от управляющего сигнала передавать сигналы в шину или, напротив, принимать их с шины и передавать блоку-приемнику данных.

Серия КР580 - восьмиразрядные ШФ. Схема ШФ КР580ВА86 показана на рис. 15.2 (схема ШФИ – инвертирующий ШФ КР580ВА87 отличается от нее только тем, что буферные усилители имеют инверсные выходы). Шина А (линии А₀…А₇) принимает данные от микропроцессора или передает их ему, шина В (линии В₀…В₇) связана с системной шиной, на которую выдает информацию или от которой принимает ее. Сигнал (output enable) — управляющий, он либо переводит вентиль-буферы в третье состояние (при =1), либо в зависимости от значения сигнала Т разрешает работу одного из них в каждом разряде. Сигнал Т (transmit) управляет направлением передачи данных, когда =0. Функционирование ШФ подчиняется следующим условиям:

Поскольку шина Апредназначена для связи с внутренней шиной МП, а шина В – для связи с системной шиной, Выходы А и В имеют разную нагрузочную способность: выходы В обеспечивают токи 32 и –5 мА (при высоких и низких уровнях выходного напряжения соответственно), а выходы А обеспечивают 16 и –1 мА.

	Т	Режим
1 1 0 0	0 1 0 1	Нет передачи Нет передачи Передача от А к В Передача от В к А

Временные диаграммы для микросхем КР580ВА86 и КР580ВА87 показаны на рис. 15.2, б. Задержка сигнала при разрешении работы и распространения сигнала от входов к выходам t₁для ШФ не превышает 35 нc, а для ШФИ—25 нc, задержкаt₂перехода выходов в состояние «отключено» после подачи соответствующего управляющего сигнала не превышает 25 нс, задержкаt₃переходов выходов от состояния «отключено» к активному состоянию после подачи соответствующего управляющего сигнала находится в пределах 10…50 нс. Времена выдержкиt₄и предустановкиt₅сигнала Т относительно моментов изменения сигналасоставляют соответственно не менееt₂ и не менее 30 нс.

Параллельные адаптеры

Связь с магистралью внешних устройств, оперирующих с параллельными кодами, осуществляют параллельные периферийные адаптеры (ППА). Программируемость адаптеров обеспечивает им широкую область применения.

Параллельный адаптер КР580ВВ55 (рис. 15.5, а)содержит три 8-разрядных порта: ПА, ПВ и ПС, причем портСпредставлен двумя четырехразрядными каналами. Адаптер осуществляет обмен между 8-разрядной шиной данных системы и одним из трех портов, обеспечивая электрическую и временную буферизацию данных, а также их двунаправленную передачу. ИМС КР580ВВ55–аналог микросхемы 8255.

Блок управления режима чтения и записи контролирует внутренние передачи (данных, управляющих слов, слова состояния). Согласно поступающим на адаптер сигналам RD, WR.и С5 блок вырабатывает внутренние сигналы, необходимые для выполнения записи управляющего слова, записи в порты, чтения из портов, отключения от системной шины данных (перевод выходов буферов в состояние «отключено»).

Перед началом работы передачей в адаптер специальной команды инициализации (начального управляющего слова) назначаются режимы работы портов. Обращение к портам производится командами ввода (IN)и вывода(OUT).Адресация адаптера реализуется тем, что разрядыА₂…А₁₅поступающего адреса дешифрируются внешним дешифратором, формирующим сигнал выборки кристаллаCS.Младшие разряды адреса А₀и А₁ поступают непосредственно на адаптер и адресуют его регистры (четыре комбинации значений А₀и А₁позволяют адресовать портыА, В, Си регистр управляющего слова, находящийся в схеме управления, согласно условиям: код А₁А₀=00 - портА;01 –портВ;10–порт С; 11 – регистр управляющего слова).

Схемы управления адаптером, получив управляющее слово, организуют в портах процессы, соответствующие этому слову.

Возможны три режима работы портов: нулевой, первый и второй.

Режим 0обеспечивает простой ввод или вывод (без стробирования) и позволяет реализовать синхронный обмен между микропроцессором и УВВ. При чтении из УВВ в режиме 0 порт не фиксирует входные данные - они должны присутствовать на его входе при действии сигнала чтения. При выводе информации она фиксируется на выходных линиях порта до ее смены в следующем цикле. В режиме 0 направление передачи для портаА,старшей половины портаС,младшей половины порта С и портаВпрограммируется независимо, так что возможны 16 вариантов этого режима.

В режиме 1каждая из двух групп (А и В) по 12 разрядов может быть запрограммирована на ввод или вывод, причем по 8 линий (порты А и В) отводятся для передаваемых данных. В этом режиме передачи данных являются стробируемыми и сопровождаются управляющими сигналами, которые передаются по оставшимся линиям (половина порта С). Порт С используется для передачи управляющих сигналов и разделяется между портами А и В. Особенность портаСсостоит в том, что он имеет поразрядное управляемое установкой и сбросом триггеров регистра. Любой из 8 триггеров регистра может быть приведен в определенное состояние командойOUT,которая передает управляющее слово установки/сброса битов. Управление битами порта С позволяет использовать его и режимах 1 и 2 в качестве регистра, управляющего процедурами ввода-вывода. Два триггера этого регистра отводятся для запросов прерывания и фиксации разрешения прерывания, что позволяет программисту применять различные процедуры обработки прерываний.

Разряды регистра порта С при передаче сигналов управления имеют определенное функциональное назначение. На рис. 15.5, б показан пример для режима 1 при работе портаАв режиме ввода и портаВв режиме вывода. При готовности к обмену УВВ, связанное с портом А, выдает сигнал стробаSТВ_A,по переднему фронту которого информация записывается в порт А. При этом адаптер формирует сигналIBF_A(inputbufferfull–входной буфер полон) и, если это разрешено командой установки/сброса прерываний, сигнал запроса прерываний INT_A. СигналIBF_A,запрещает внешнему устройству формировать новый строб до считывания микропроцессором содержимого буфера по переднему фронту сигнала.Задний фронт этого сигнала снимает 1 сигналIBF_A.

Вывод информации (через порт В)сопровождается следующими управляющими сигналами. После приема в порт выводимой из микропроцессора информации сигналомОВF_B(outputbufferfull–выходной буфер полон) адаптер сообщает внешнему устройству о готовности к передаче (вывод информации из микропроцессора реализуется командойOUT,при выполнении которой формируется входной управляющий сигнал адаптерапо заднему фронту сигналаформируется сигналОВF_B).Приняв информацию, внешнее устройство сообщает об этом адаптеру сигналомACK_B (acknowledgeinput- подтверждение приема), снимая при этом сигналОВF_B.Если разрешены прерывания, то снятие сигналаОВF_Bприведет к выработке для микропроцессора запроса прерыванияINT_B. Этот запрос снимается сигналом при записи информации из микропроцессора в адаптер.

Режим 1 обеспечивает однонаправленную асинхронную передачу информации. Сопровождающий асинхронные передачи обмен управляющими сигналами между источником и приемником информации называют квитированием или рукопожатием(handshaking).

В режиме 2порт А используется как 8-разрядный двунаправленный канал передачи информации от системной шины данных к УВВ и обратно, а пять линий порта С{РС7...РСЗ} - для передачи управляющих сигналов. ПортВв режиме 2 работать не может. Двунаправленная асинхронная передача через портАвыполняется в несколько независимых этапов: запись в адаптер с шины данных, ввод в адаптер из внешнего устройства, чтение с шины данных, вывод во внешнее устройство, которые могут выполняться в любые моменты времени вплоть до совпадения некоторых из них, По линиям управления передаются сигналы. Функционирование адаптера при выполнении указанных этапов сходно с функционированием в режиме стробируемого обмена, за исключением того, что выводимая информация присутствует на выходных шинах порта не непрерывно, а лишь при действии сигнала. Кроме того, источники запросов прерывания должны определяться аппаратно либо чтением слова состояния адаптера, так как порт вырабатывает единственный сигнал запроса как дизъюнкцию запросов при вводе и выводе.

Слово состояния адаптера представляет собой содержимое регистра порта Св режиме 1 или 2, когда порт принимает и выдает управляющие сигналы. Выполнением команды вводаINможно передать в микропроцессор состояние адаптера, что позволяет программисту контролировать состояние ППА и при необходимости менять программу обслуживания внешнего устройства.

Итак, в ППА КР580ВВ55 возможны три режима работы портов: простой ввод или вывод (режим 0), стробируемый ввод или вывод (режим 1) и двунаправленный буфер (режим 2). Порт Aможет работать в любом из этих режимов, портВ - в режимах 0 или 1, а портС - лишь в режиме 0 и только совместно с портамиAилиВ,имеющими тот же нулевой режим. Допустимы любые комбинации совместимых режимов.