- •Вопрос 1. Структура машин фон-Неймана, с общей шиной, с каналами прямого доступа в память. Сравнительный анализ и область применения.
- •Вопрос 11. Защита памяти с помощью ключей защиты. Структурная схема памяти с защитой. Достоинства и недостатки.
- •Вопрос 17. Методы параметрического диагностирования.
- •Вопрос 19. Детерминированный структурный подход к синтезу тестов.
- •Вопрос 20. Применение логического моделирования к синтезу тестов.
- •Асинхронное событийное моделирование
- •Видно, что на выходе схемы образуется последовательность значений 01011, что приводит к ложному импульсу. Троичное моделирование
- •Вопрос 21. Методы анализа выходных реакций.
- •Вопрос 40. Однокристальные м-эвм фирмы Intel
- •Вопрос 74. Com и exe программы. Их особенности и правила написания.
- •Вопрос 75. Принципы организации взаимодействия пользовательской программы с клавиатурой ibm pc.
- •Вопрос 76. Принципы организации вывода информации на экран ibm pc.
- •Вопрос 78. Файловая система ms dos, функции с использованием fcb и дескриптора
- •Вопрос 80. Компоновщики и загрузчики. Назначение и применение.
- •Вопрос 81. Отладчики, дизассемблеры и профайлеры. Назначение. Функции и возможности.
- •Вопрос 82. Утилиты. Назначение. Примеры использования.
- •Вопрос 97. Авм. Основные решающие элементы.
- •Вопрос 102. Квантование информации. Теорема Котельникова.
- •3.2. Выбор частоты отсчётов при дискретизации.
- •Вопрос 119. Алгоритмическая структура вычислительных сетей. Назначение протоколов соответствующих уровней.
- •Вопрос 120. Стандарты комитета ieee в области локальных вычислительных сетей. Протоколы ieee 802.3, ieee 802.4, ieee 802.5.
- •Вопрос 122. Стандарты скоростных магистралей Fast Ethernet, Switch Ethernet, 100vg.
- •Вопрос 123. Архитектурные особенности малых локальных сетей. Структура сети битбас.
- •Вопрос 124. Структура региональных сетей эвм.
- •Вопрос 141. Векторный операционный автомат с изменяющейся разрядностью данных и размерностью вектора.
- •Вопрос 156. Управляющий автомат с принудительной адресацией, с проверкой двух логических условий и с одним укороченным адресом в поле микрокоманды.
- •Вопрос 167. Принципы иерархической организации памяти эвм. Роль взу в иерархической структуре памяти современных эвм.
- •4.1 Основные понятия и классификация взу
- •Вопрос 184. Современные методологии разработки сложных информационных систем и их программного обеспечения. Case-системы, особенности организации и применения.
Асинхронное событийное моделирование
В основе метода лежит метод математического моделирования вычислительного процесса, протекающего в цифровой схеме. Каждый элемент вносит задержку в распространении сигнала, которая равна единице либо более единицам времени.
Математическая модель – последовательность уравнений, описывающая функции отдельных элементов в порядке возрастания их удаления от входа схемы.
Метод моделирует переходной процесс при смене входных наборов.
Суть метода:
Вначале устанавливается значения исходного входного набора в соответствии со значениями первого входного набора;
Далее, определяется полный набор для второго входного набора;
На оси времени откладываются моменты, соответствующие удалению (по времени распространения сигнала) элементов схемы от её выхода.
Моделирование завершается после заполнения полного набора для последнего момента времени. При этом определяются значения на выходах элементов схемы во все моменты времени.
Пример:
Входные наборы:
1: 01010
2: 10000
Математическая модель:
10=4Ú8ÚØ9;
9=Ø(7Ú10);
8=1Ù6Ù7;
7=Ø(4Ù5);
6=2Ú3;
11=10.
Результаты моделирования:
-
Номер набора
Номера входов
6
7
8
9
10,11
0
1
1
0
0
0
1
0
1
1
0
1
2
0
1
0
0
0
3
0
1
0
0
1
4
0
1
0
0
1
Видно, что на выходе схемы образуется последовательность значений 01011, что приводит к ложному импульсу. Троичное моделирование
В данном методе кроме значений сигналов “0” и “1” используется так же третий сигнал “1/2”, который означает изменение сигнала с “0”->”1” или “1”->”0”.
Троичное моделирование предназначено, для определения состязаний в цифровой схеме, когда набор входных значений X1еняется на X2
Моделирование выполняется следующим образом:
Выходам всех схем приписываются значения “1/2”;
на входы схемы подаются последовательно наборы X1, X1/2 и X2.
При моделировании цифровых схем с памятью возможна многократная обработка одних и тех же элементов. Подобная обработка выполняется до тех пор, пока на выходах элементов не появятся устоявшиеся значения “0”, “1”, “1/2”.
Так как используется троичное моделирование, то применяются тождества в троичной логике :
XÙ0=0; XÙ1=X;
XÚ0=X; XÚ1;
ØX=1-X;
Остальные логические операции могут быть выведены через базис дизъюнкции, конъюнкции и отрицания, приведенный выше.
Результатом моделирования является тройка значений, установившихся на выходе элемента, при подаче на вход последовательно наборы X1,X1/2, X2.
Комбинации вида “0,0,0” и “1,1,1” свидетельствуют о том, что выход элемента принимает определённое значение, и состязания при смене входных наборов не происходит.
Комбинации вида “0,1/2,0” “1,1/2,1” свидетельствуют о том, что возможно появление ложного импульса.
Комбинации вида “0,1/2,1/2” “1/2,1/2,1/2” и аналогичные, указывают на то, что возможны неопределённые значения или на возникновение генератора режима в контуре обратной связи.
Пример:
-
Входные наборы
Входы схемы
Выходы схемы
1
2
3
4
5
6
7
8
X1
1
0
1
½
½
½
½
½
0
0
1
1
0
X1,2
½
½
½
0
0
1
1
0
½
½
½
½
½
X2
0
1
0
½
½
½
½
½
½
0
0
½
½
Выходы элементов 5 и 6 сл.: “0, ½,0”, и “1, ½,0”, что указывает на возможность ложного импульса.