5. Тактируемый rs-триггер

4. Какой триггер называют счетным?

1. T-триггер

2. JK-триггер

3. D-триггер

4. RS-триггер

5. Тактируемый rs-триггер

5. Какой из логических элементов называют иногда элементом типа «что нибудь или все»?

1. логический элемент ИЛИ

2. логический элемент И

3. инвертор

4. логический элемент И-НЕ

5. логический элемент исключающее ИЛИ

6. Какой из перечисленных символов используется для обозначения функции исключающее ИЛИ?

1. 

2. 

3. 

4. 

5. 

7. Логический элемент, обладающий двумя устойчивыми состояниями называется:

1. триггером

2. сумматором

3. шифратором

4. кодопреобразователем

5. операционным усилителем

8. Соединяя триггеры друг с другом, можно получить:

1. различные запоминающие устройства

2. арифметические устройства

3. компараторы

4. кодопреобразователи

5. шифраторы специального типа

9. На рисунке изображено условное обозначение:

1. мультиплексора “1 из 8”

2. селектора данных “1 из 16”

3. демультиплексора

4. дешифратора

5. шифратора

10. На рисунке изображено условное обозначение:

1. дешифратора – формирователя

2. шифратора

3. дешифратора

4. мультиплексора “1 из 16”

5. селектор данных “1 из 8”

$$8$$

1. Счетчик, в котором запуск триггеров осуществляется в один и тот же момент времени, называется:

1. синхронным счетчиком

2. счетчиком со сквозным переносом

3. асинхронным счетчиком

4. кодированным

5. пульсирующим

2. Параллельные сумматоры относятся к классу:

1. комбинационных логических схем

2. комбинированных логических схем

3. последовательностных логических схем

4. параллельных логических схем

5. резистивных схем

3. На рисунке дано условное обозначение:

1. шифратора на 10 входов и 4 выхода

2. мультиплексора “1 из 16”

3. дешифратора

4. мультиплексора “1 из 8”

5. дешифратора – формирователя

4. На рисунке изображено условное обозначение:

1. демультиплексора “1 из 8”

2. селектора данных “1 из 16”

3. мультиплексора “ 1 из 8”

4. шифратора

5. дешифратора

5. Трёхразрядный параллельный сумматор состоит из:

1. одного полусумматора и двух полных сумматоров

2. одного полного сумматора и двух полусумматоров

3. одного полусумматора и трёх полусумматоров

4. трёх полных сумматоров

5. трёх полусумматоров

6. Последовательный сумматор содержит:

1. 1 полный сумматор и два регистра сдвига, регистр суммы и D-триггер задержки

2. 1 полусумматор и 3 полных сумматора

3. 1 полусумматор и 4 полных сумматора

4. 4 полусумматора

5. 4 полных сумматора

7. Четырехразрядный параллельный вычитатель состоит из:

1. одного полувычитателя и трех полных вычитателей

2. четырех полных вычитателей

3. двух полувычитателей и двух полных вычитателей

4. одного полного вычитателя и трех полувычитателей

5. четырех полувычитателей

8. На рисунке дано условное обозначение:

1. полусумматора

2. полувычитателя

3. полного вычитателя

4. полного сумматора

5. последовательного вычитателя

9. На рисунке дано условное обозначение:

1. дешифратора

2. дешифратора-формирователя

3. шифратора

4. мультиплексора

5. демультиплексора

10. На рисунке изображено условное обозначение:

1. селектора данных “ 1 из 16 ”

2. демультиплексора

3. селектора данных “ 1 из 8 ”

4. шифратора приоритетов

5. дешифратора

$$9$$

1. Устройство, осуществляющее преобразование двоично-десятичного кода в семисегментный код, называется:

1. дешифратором-формирователем

2. шифратором

3. мультиплексором

4. демультиплексором

5. мультивибратором

2. На рисунке изображена структурная схема:

1. последовательного сумматора

2. параллельного вычитателя

3. параллельного сумматора

4. последовательного вычитателя

5. сумматора-вычитателя

3. Для уменьшения стоимости разработок по конструирования цифровых электронных схем используют логику на элементах:

1. И-НЕ

2. И

3. ИЛИ

4. НЕ