Avdeev
.pdf372
структура данных |
матричная |
КП1, |
|
КП2, УМК |
|||
|
|
||
|
|
|
|
иерархия памяти |
запоминающая матрица (ЗМ), |
КП2, |
|
наличие дополнительной ЗМ |
УМК |
||
|
|||
|
|
|
|
|
режим передачи данных |
|
|
|
|
|
|
|
определяется пользователем, |
КП1, |
|
структура данных |
например, формат последовательной |
||
КП2, УМК |
|||
|
кодовой посылки RS-232 |
||
|
|
||
|
|
|
|
способ согласования во |
синхронный, асинхронный |
" |
|
времени |
|
||
|
|
||
|
|
|
|
|
симплексный, параллельный |
|
|
способ передачи данных |
по словам и последовательный по |
" |
|
|
разрядам |
|
|
|
|
|
Параметрическая классификация микросхемы представлена в табл. 13.2.
|
|
|
Таблица 13.2 |
|
|
|
|
|
|
|
|
Микросхемы |
||
|
|
КП |
|
|
|
КП1 |
УМК |
||
Признаки |
К1509 |
2 |
КБ10 |
|
|
|
К1 |
77КП1 |
|
|
|
029 |
|
|
|
|
|
|
|
Число информационных входов и вы- |
|
16x |
32x3 |
|
16x16 |
2 16x16, |
|||
ходов |
16 |
|||
|
16x16 |
|||
|
|
|
||
|
|
10 |
|
|
Частота информационных сигналов |
10 |
10 |
||
(МГц) |
|
|
|
|
|
|
|
|
|
|
|
|
|
373 |
|
|
|
|
|
|
Потребляемая мощность (Вт) |
0,7 |
0,7 |
|
|
0,7 |
|
|
|
|
|
|
Напряжение питания (В) |
|
5 |
10 |
||
|
|
|
|
|
|
Состояния выходов |
|
0, 1, Z |
|
||
|
|
|
|
|
|
Смена программы коммутации |
16 |
16 , 1 |
|
16 |
|
(такты) |
|
|
|
|
, 32 , 1 |
|
|
|
|
|
|
Технологическая классификация микросхем показана в табл. 13.3.
|
|
|
Таблица 13.3 |
|
|
|
|
|
|
|
|
Микросхемы |
||
Признаки |
|
|
|
|
КП1 |
КП |
|
УМК |
|
|
|
2 |
|
|
|
|
|
|
|
|
n-ка- |
К |
|
КМД |
Структуры выполнения |
нальные |
|
||
МДП |
|
П |
||
|
МДП |
|
||
|
|
|
|
|
|
|
|
|
|
Схемы согласования |
ТТЛ |
ТТ |
|
ТТЛ , |
|
|
Л, МДП |
|
МДП |
|
|
|
|
|
13.4. Структурная схема ПИ
Пространственный интерфейс (ПИ) ввода-вывода предназначен для полнодоступного (программного) сопряжения множества шин расширения компьютеров и выполняет следующие основные функции:
-протокола обмена;
-аппаратной реализации решения конфликтной ситуации, связанной с обращением нескольких абонентов (компьютеров - передатчиков) к одному абоненту (компьютеру – приемнику).
На рис. 13.6 представлена общая структурная схема ПИ.
375
Рис. 13.6. Общая структурная схема ПИ
ПИ содержит связные контроллеры СК1 - СКп , подключенные с помощью слотов к шинам расширения ШР1 - ШРп , например ISA (PCI). Кроме того, СК1 - СК п соединены с информационными входами Х1 - Хп и выходами Y1 - Yп коммутационного устройства (КУ).
Установление соединения (сброс) осуществляется блоком управления коммутацией (БУК), содержащим регистры адреса РАх Мх и РАу Му. С целью отслеживания состояний выходов Y1 - Yп КУ (свободны или заняты) в БУК введен блок состояний(БС). Каждый СК i может осуществлять прием или передачу информации черезКУ.ВзаимодействиеСК i сшинойрасширенияШР i выполняетсячерезпорты (физически адресуемые регистры). К ШР1 - ШРп подключаются системные платы или непосредственно процессоры. Координацию работы ПИ осуществляет программным способом системный процессор (СП), который, кроме того, может передать (принять) данные в любой СК i с помощью СКn 1 и КУ. Для выполнения приоритетного доступа СК1 - СКп к БУК используется блок приоритета (БП) с равноправной (циклической) и (или) фиксированной дисциплиной обслуживания.
Известны другие и более простые методы выбора устройства: последовательная приоритетная цепочка и опрос (полинг).
Протокол обмена данными СК1 - СКn напоминает взаимодействие телефонных абонентов с АТС (одиночная, случайная коммутация). При необходимости сеанса связи СК i (передатчик) устанавливает сигнал запроса (З i ). После получения сигнала разрешения (Р i ), СК i устанавливает адрес Ау Му на шину ШАу Му (адрес СК j (приемника)). В свою очередь БП формирует на шине ШАх Мх адрес Ах Мх,
соответствующий сигналу З i , и сигнал общего запроса (ОЗ). По сигналу ОЗ и адресу Ау Му СП анализирует состояние выхода Y j КУ путем чтения содержимого
376
блока состояния (БС). В том случае, если выход Y j свободен (не занят СК j ), с помощью регистров РАх Мх и РАу Му устанавливается связь между Х i
входом и выходом Y j КУ и в БС отмечается факт занятости выхода Y j (СК j ) .
Рассматриваемый ПИ может реализовывать и разовую коммутацию СК1- СКn, когда список соединений известен заранее. В этом случае СП выводит программу коммутации непосредственно в БУК и устанавливает требуемые соединения с помощью КУ. Передача данных между СКi и СКj осуществляется последовательными кодами в стартстопном формате или параллельными кодами.
13.5. Матричное КУ
Базовым элементом пространственного интерфейса является КУ. Рассмотрим принцип построения матричного КУ с учетом микросхем матричных коммутаторов. На рис. 13.7 показана структурная схема матричного КУ, содержащая микросхемы матричных коммутаторов МК11- МКrs, адресные регистры РАх и РАу и дешифраторы строк и столбцов микросхем Дш Мх и Дш Му.
378
выбор конкретной микросхемы (строки и столбца) осуществляется адресами Мх и Му.
Для сброса соединения информационного выхода Yj в матричное КУ выводится адрес Ау Му и устанавливаются сигналы СТР1=1 и СТР2=0.
Недостатком матричного КУ является сложность коммутационного оборудования. Например, при построении последовательного ПИ для 128 абонентов требуется 64 микросхемы К1509КП1 или 16 микросхем УМК.
С целью упрощения матричного КУ передача данных между связными контроллерами (СК) выполняется последовательными кодами, имеющими стартстопный формат. На рис. 13.8 представлен упрощенный матричный интерфейс с квитированием.
|
|
|
Yi |
|
|
|
|
|
MK |
Xj |
|
|
|
|
|
|
|
RxACK |
|
|
|
TxACK |
|
|
|
|
|
|
|
CK |
|
|
|
|
CK |
ПЕРi |
|
Yj |
|
RxD |
ПРj |
|
|
|
|||
|
|
|
|
|
|
TxD |
Xi |
|
MK |
|
|
Рис. 13.8. Последовательный матричный интерфейс с квитированием
В схеме используется два матричных коммутатора (МК), один из которых применяется для передачи, например, последовательных кодовых посылок от связного контроллера - передатчика (СК ПЕРi) по линии TxD, через точку коммутации МК и линию RxD в связной контроллер - приемник (СК ПРj). Другой МК необходим для передачи сигнала квитирования от СК ПРj к СК ПЕРi, указывающего о том, что СК ПРj -пустиможнопередаватьследующуюпоследовательнуюкодовуюпосылку.
379
Установление соединений в обоих МК выполняется одновременно одной
итой же адресной информацией.
13.6.Трехкаскадное КУ
Матричное КУ, содержащее N информационных входов и N информационных выходов, характеризуется числом точек коммутации Vm= N2. С целью уменьшения точек коммутации используют многокаскадные схемы КУ. На рис. 13.9 представлен общий вид трехкаскадной схемы.
Рис. 13.9. Общий вид трехкаскадной схемы
Теорема Клоза утверждает, что трехкаскадная схема с параметрами n , m , r является полнодоступной и неблокирующей, если m 2n-1. Учитывая применение микросхем МК для построения трехкаскадной схемы, полагаем m=2n и непосредственным подсчетом находим число точек коммутации трехкаскадной схемы
V 2n2r r2 |
2n 2n2r . |
Так как r N , |
то V |
2(2Nn N 2 ). Если N= 256 и в |
|
T |
|
n |
T |
n |
|
|
|
|
|
качестве МК используется микросхема К1509КП1 (16х16), то для построения матричного КУ потребуется 256 микросхем, а для построения полнодоступного трехкаскадного КУ - 96 микросхем. В этом случае, в трехкаскадной схеме первый и третий каскады содержат МК, реализованные на двух параллельно соединенных микросхемах КП1 (16х32).
Рассмотрим принцип установления соединений в трехкаскадной схеме. На
380
рис. 13.10 изображена полнодоступная трехкаскадная схема, содержащая информационные входы X1- X6 и выходы Y1- Y6.
Рис. 13.10. Полнодоступная трехкаскадная схема
В трехкаскадной схеме задан список соединений: X1-Y6, X2-Y5, X3-Y4, X4-Y3, X5-Y2, X6-Y1, т.е. заданы списки адресов Ах1i My1j и Ау3i My3j информационных входовпервогоитретьегокаскадов,причемАх1i -адресi-говходаМК1j первогокаскада, а Му1j - адрес МК1j, содержащего этот вход. Аналогичным образом определяется адрес выхода третьего каскада Ау3i My3j.
Анализ трехкаскадной схемы показывает, что адрес Ау1r каждого выхода МК1j первого каскада определяет адрес МК2 r второго каскада и адрес входа МК3s
381
третьего каскада. Так, например, второй выход МК11подключен к МК22 второго каскада, который, в свою очередь, соединен со вторыми входами МК31 - МК
33 . Выбрать конкретный МК3 j третьего каскада можно по заданной адресной ин-
формации Ау3i My3 j , в которой, кроме того, адрес My3 j определяет адрес выхода Ау2 j соответствующего МК2r второго каскада. Точно также адрес МК1j (Му1j ) за-
даетадрессопоставляемыхвходовМК21-МК24 второгокаскада.Предлагаемыйспособ установления соединений значительно уменьшает программу коммутации в схеме.
С учетом этого анализа для N = 256 и при использовании микросхем КП1 на рис. 13.11 изображена схема адресных связей трехкаскадного КУ.
Рис. 13.11. Схема адресных связей трехкаскадного КУ