Министерство образования и науки российской федерации
Федеральное ГОСУДАРСТВЕННОЕ бюджетное ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ
«ПОВОЛЖСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНОЛОГИЧЕСКИЙ УНИВЕРСИТЕТ»
Факультет информатики
и вычислительной техники
Кафедра информационно-
вычислительных систем
Дешифраторы, шифраторы и преобразователи кода
отчет
по лабораторной работе №4
Выполнила: студентка ИВТ-22 ________ Гущина Ю.С. _________,
подпись дата
Проверил: к.т.н., доцент ________ Старыгин С.В. _________
подпись дата
Оценка _____________
Йошкар-Ола
2013 г.
Цель работы: знакомство с дешифраторами, шифраторами и преобразователями кода.
1. ТЕОРЕТИЧЕСКАЯ ЧАСТЬ.
Дешифраторы
Дешифратор – это комбинационная логическая схема, преобразующая цифровой код, поступающий на вход, в управляющий сигнал только на одном из выходов. На вход классического дешифратора поступает двоичный код разрядностью N. Количество выходов в этом случае равно 2N, т.е. дешифратор преобразует двоичный код в унитарный. Дешифратор реализует 2N функций [6].
Данная система функций характеризует так называемый полный дешифратор. На практике возможны неполные дешифраторы, реализующие только часть вышеуказанных функций.
В зависимости от разрядности входного кода и архитектуры логических элементов дешифратор может быть реализован на основе одноступенчатой (или линейной) и многоступенчатой схемы.
В интегральном исполнении распространение получили линейные дешифраторы. В них каждая функция Fi реализуется на отдельном конъюнкторе, имеющем N входов и один выход.
Линейный дешифратор на 3 входа и 23=8 выходов представлен на рис. 43.
Рис. 43
Для формирования функций Fi требуется парофазный код входных величин. Функционально дешифратор обозначают DC (decoder). Иногда дешифраторы характеризуют количеством входов и выходов, например: 3ґ8 (полный), 4ґ10 (не полный), 4ґ16 (полный).
Реальные ИМС дешифраторов имеют инверсные выходы – т.е. активный выход имеет уровень лог. «0», а неактивные – лог. «1». Это позволяет значительно снизить потребление энергии ИМС, т.к. лог. «0» на выходе означает открытый выход ИМС.
Многоступенчатые дешифраторы – матричные прямоугольные и пирамидальные не нашли широкого применения в ИМС по причине увеличения задержки распространения сигнала от входа к выходу из-за увеличения количества каскадов.
Для реализации дешифраторов по специальным алгоритмам используются программируемые ПЗУ, которые в этом случае называются преобразователями кодов.
Имс дешифраторов
Номенклатура дешифраторов многообразна. Ниже представлены основные ИМС дешифраторов.
ИД1, ИД6, ИД10 – дешифраторы 4ґ10 (неполный). ИД1, ИД10 – с открытым коллектором на выходе (рис. 44, а).
Дешифраторы 4ґ10 можно использовать для реализации дешифратора 3ґ8, подав на x4 лог. «0». В этом случае используются только выходы 0 ё 7.
ИД3, ИД19 – 4ґ16 – полный дешифратор со входами разрешения дешифрации E1 и E2. Для разрешения должно выполняться условие E1• E2 = 0 (рис. 44, б).
ИД14 – два дешифратора 2ґ4 (рис. 44, в)
ИД4, ИД5 – сдвоенные дешифраторы 2ґ4. ИД5 имеет выход с открытым коллектором (рис. 44, г)
Рис. 44
ИД7 – дешифратор 3ґ8 со сложной схемой разрешения (рис. 45, а).
Большие функциональные возможности имеют ИМС дешифраторов с Z‑состоянием и управлением полярности выходных сигналов. ИД22 – дешифратор 4ґ10 (рис. 45, б). Выходные состояния дешифратора описываются следующими выражениями:
Рис. 45
где ki – значение i-го разряда, E = E1• E2, P (polarity - полярность) управляет значением активного уровня выходных сигналов. При Р = 0 активный уровень Fi – лог.«1»; при P = 1 активный уровень – лог.«0».
Для фиксации входного двоичного кода используются дешифраторы с регистрами запоминающими адрес выходного канала – 74ALS131 (рис. 46, а). Такие дешифраторы включают параллельный регистр, в котором записывается входной код. Функциональная схема дешифратора 74ALS131 представлена на рис. 46, б.
Рис. 46