Литература / vorob / VOROB12

- 12 -

МУЛЬТИПЛЕКСОРЫ

Однобитовым мультиплексором называется цифровой комбинационный узел, осуществляющий адресную передачу данных из одного из многих входов в один выход. Простейшим примером такого мультиплексора является поворотный переключатель, например на четыре входных направления (см. рис. 1), где обозначено: D₀,...,D₃ - входные однобитовые данные; - угол поворота как адрес входного направления, данные с которого должны быть переданы на выход y. Для передачи n-разрядного слова необходимо использовать n однобитовых мультиплексоров (n поворотных переключателей на общей механической оси).

В цифровых устройствах мультиплексор реализуется как логический узел, в котором адрес задается двоичным кодом. При N входных направлениях требуется k адресных переменных, где k - ближайшее большее целое от log₂N. Рассмотрим логическую структуру мультиплексора, аналогичного тому, который приведен на рис. 1.

Рис. 1.

На основании определения составим таблицу истинности, описывающую его работу (см. табл. 1).

№ набора	Код адреса		Входные данные				у
	а1	а0	D0	D1	D2	D3
0	0	0	D0	x	x	x	D0
1	0	1	x	D1	x	x	D1
2	1	0	x	x	D2	x	D2
3	1	1	x	x	x	D3	D3

Таблица 1.

Очевидно, что в данном случае разрядность адреса входного направления k=2. Обозначим адресные переменные как a₁ и a₀. Примем, что индекс у входного направления совпадает с номером набора адресных переменных. Крестиком обозначены безразличные значения данных на входных направлениях. Итак, адрес с набором 0 передает на выход входные данные D₀, а что подается на входы D₁,D₂ и D₃ при этом адресе не имеет ни какого значения; адрес с набором 1 передает на выход входные данные D₁ и т. д.

Из табл. 1 получается следующее выражение для выхода y мультиплексора MS 41:

(1)

B справедливости этого выражения можно убедиться, подставляя в него различные наборы адресных переменных. Из уравнения (1) следует, что для реализации мультиплексора MS 41 необходимо использовать четыре трехвходовых элемента И и один четырехвходовый элемент ИЛИ. Обратите внимание, что адресные переменные образуют все конституенты единицы, поэтому из соображений обеспечения единичной нагрузки по входам a₁ и a₀ в схему дополнительно вводятся четыре буферных инвертора. Окончательная схема MS 41 приведена на рис. 2, а, а его функциональное обозначение на рис. 2, б.

Рассмотрим теперь первый вариант построения мультиплексора с бо`льшим числом информационных входов на базе полученной структуры. Пусть требуется реализовать MS 161. Запишем уравнение для этого мультиплексора в виде матрицы из четырех строк и четырех столбцов (разрядность адреса k для MS 161 равна четырем):

(2)

Отметим, что в выражении (2) имеют единое представление в каждой строке две старшие адресные переменные, а в каждом столбце - две младшие. Вынесем за скобки в каждой строке две старшие адресные переменные, тогда получим:

(3)

B выражении (3) в скобках записаны уравнения четырех MS 41 с общим адресом, представленным двумя младшими адресными переменными. Обозначим выходы этих мультиплексоров соответственно как , тогда уравнение (3) можно записать как:

, (4)

то есть опять получили уравнение MS 41, следовательно, всего потребуется пять MS 41.

Окончательная схема MS 161, построенная на пяти MS 41, приведена на рис. 3.

Полученную схему называют мультиплексным деревом или многоярусным мультиплексором. Ясно, что эту структуру можно реализовать для любого числа входов, однако она имеет очевидный недостаток – существенное возрастание задержек распространения сигналов в последовательно включенных ярусах мультиплексоров.

Рассмотрим второй вариант увеличения числа информационных входов мультиплексора. Пусть требуется реализовать MS 81. Запишем его уравнения в виде двух строк (здесь разрядность адреса равна трем):

(5)

В первой строке адресная переменная a₂ встречается только с инверсией, а во второй - только без инверсии. Вынося за скобки переменную в первой строке и a₂ во второй, получим:

(6)

В выражении (6) в скобках записаны уравнения двух мультиплексоров MS 41 с общим адресом, представленным двумя младшими переменными. Будем рассматривать в первой строке и a₂ во второй как стробирующие входы для этих мультиплексоров. Тогда уравнение стробируемого MS 41 с активным нулем на стробирующем входе v (valve - клапан, вентиль) будет иметь вид:

(7)

Структура такого мультиплексора приведена на рис. 4, а, а его функциональное обозначение - на рис. 4, б. На рис. 4 приведена реализация мультиплексора и с прямым и с инверсным выходами, что позволит показать различные варианты построения MS 81. Если адресную переменную a₂ подать непосредственно на вход v первого стробируемого мультиплексора MS 41, то мы реализуем первую часть выражения (6), а если ее подать через внешний дополнительный инвертор на вход второго стробируемого мультиплексора MS 41, то мы реализуем вторую часть выражения (6). Представим уравнение (6) в виде:

, (8)

из которого видно, что для окончательной реализации MS 81 на стробируемых MS 41 потребуется: два MS 41, инвертор и либо двухвходовый элемент ИЛИ, если у мультиплексоров MS 41 реализован прямой выход; либо двухвходовый элемент И-НЕ, если у мультиплексоров MS 41 реализован инверсный выход.

Обобщенная схема реализации приведена на рис. 5. Такой вариант наращивания обеспечивает меньшие задержки распространения сигналов по сравнению с мультиплексным деревом. На рис. 6 представлена схема MS 161, построенная на четырех стробируемых MS 41 и одном стробируемом дешифраторе 1 из 4-х, где вход v дешифратора выполняет функции стробирующего входа всего MS 161. Ясно, что и эту структуру можно реализовать для любого числа входов.

Третий вариант увеличения числа информационных входов реализуется наиболее просто при использовании мультиплексоров, выходная цепь которых реализована с тремя состояниями выхода (см. модель такого выхода в [1]). В этом случае выходы всех мультиплексоров просто соединяются в одну цепь, причем в каждый момент времени активным будет являться выход только одного выбранного мультиплексора, то есть того, на входе v которого действует активный сигнал. На рис. 7 показана схема MS 161, построенная на четырех MS 41 с тремя состояниями выхода, активное значение у стробирующего входа которых равно 0 и одном стробируемом дешифраторе 1 из 4-х, причем вход v дешифратора выполняет функции стробирующего входа всего MS 161.

Если мультиплексор кроме однобитовых данных может осуществлять передачу на свой выход констант и логических функций от входных данных, то он называется функциональным мультиплексором [2]. Примером может служить интегральная схема К561ЛС2 (CD4019A), структура которой приведена на рис. 8. Если обеспечить a₁ = , то данная схема будет выполнять функции счетверенного мультиплексора MS 21. Однако, если рассматривать a₁a₀ как двухразрядный адрес, то для i-го выхода можно записать следующее выражение:

, (9)

что в ряде применений обеспечивает бо`льшие возможности в различных схемотехнических решениях.

Все рассмотренные выше схемы осуществляют логическую передачу входных данных на выход мультиплексора, поэтому они используются для обработки только цифровых сигналов. Более широкие возможности обеспечивают универсальные селекторы – мультиплексоры, выполненные на двунаправленных полупроводниковых ключах, реализуемых в КМДП-схемотехнике, и позволяющие непосредственно соединять входы с выходами.

Примером такой схемы является интегральная схема К561КП2 (CD4051A), структура которой приведена на рис. 9, а, а функциональное обозначение - на рис. 9, б, где a₂a₁a₀ – адрес входа/выхода D_i; y – выход/вход, а v - стробирующий вход. При активном уровне 0 на стробирующем входе v один активный сигнал на выходах дешифратора открывает один из восьми ключей, соединяя соответствующую цепь D_i с цепью y. При неактивном уровне 1 на стробирующем входе v все двунаправленные ключи закрыты.

Эта схема позволяет реализовать:

1. Мультиплексор MS 81. В этом случае входами являются цепи D_i, выходом - цепь y, а адрес входного направления, данные с которого должны быть переданы на выход, подается на входы a₂a₁a₀.

2. Селектор 18. В этом случае входом является цепь y, выходами - цепи D_i, адрес выходного направления – a₂a₁a₀.

3. Дешифратор с активной единицей выхода. Дешифрируемое слово подается на входы a₂a₁a₀, цепь y соединяется с источником питания (с уровнем логической единицы), все выходы D_i соединяются через резисторы с сопротивлением 20 кОм на землю (цепь 0В, цепь с уровнем логического нуля).

4. Дешифратор с активным нулем выхода. Дешифрируемое слово подается на входы a₂a₁a₀, цепь y соединяется с землей (цепью 0В, цепью с уровнем логического нуля), все выходы D_i соединяются через резисторы с сопротивлением 20 кОм с источником питания (с уровнем логической единицы).

5. Управляемый делитель или цифроаналоговый преобразователь (см. [3]).

6. Селектор 14 (см. рис. 10) с прямой при m=0 или с инверсной при m=1 передачей входных данных на две различные группы из четырех выходов каждая.

Эта схема позволяет обрабатывать не только цифровые, но и аналоговые сигналы в широком диапазоне U_ип (от 3-х до 15-ти вольт), причем напряжения питания и сигналы могут быть знакопеременными (например при U_ип = 15 В в диапазонах: 0...+15 В; -7,5...+7,5 В; -15...0В [4]. Схемы с аналогичной структурой могут быть получены и с использованием дискретных двунаправленных ключей (серии 561, 564, 590 и др.) и дешифраторов, осуществляющих управление этими ключами.

В связи с тем, что мультиплексоры являются самыми распространенными коммутирующими узлами цифровых устройств, они имеют очень широкую номенклатуру различных модификаций, реализованных на рассмотренных выше базовых структурах.

Ограниченный объем журнальной статьи не позволяет подробно рассмотреть все эти структуры, поэтому рекомендуется ознакомиться с ними по литературным источникам, например по [2]. В работе [5] приводятся сведения о структуре и применении программируемого мультиплексора.

Мультиплексоры в качестве многофункциональных узлов позволяют реализовать самые различные варианты схем как сами по себе, так и в совокупности с другими комбинационными узлами. Эти вопросы будут рассмотрены отдельно в следующей статье.

Литература.

1. Воробьев Н. В. Комбинационные схемы//CHIP NEWS. - 1998. -№…

2. Пухальский Г. И., Новосельцева Т. Я. Цифровые устройства: Учебное пособие для втузов. - СПб.: Политехника, 1996. - 885с.

3. Дил Сах Джайн. Точный цифро-аналоговый преобразователь на аналоговом мультиплексоре и операционном усилителе//Электроника. 1982. № 17. с. 63-64.

4. Ланцов А. Л., Зворыкин Л. Н., Осипов И. Ф. Цифровые устройства на комплементарных МДП интегральных микросхемах. - М.: Радио и связь, 1983. - 272 с.

5. Клингман Э. Проектирование специализированных микропроцессорных систем: Пер. с англ. - М.: Мир, 1985. - 363 с.