1. Архитектура ЭВМ. Варианты микроархитектуры процессоров Intel

2. Архитектура фон-Неймана (с рисунком).

3. Микроархитектура P6. Конвеерная архитектура.

4. Микроархитектура P6. Суперскалярная конвеерная архитектура.

5. Микроархитектура P6. Структура процессора.

6. Микроархитектура NetBurst (без рисунка).

7. Архитектура IA32. Основные ресурсы.

8. Архитектура IA32. Режимы работы процессора.

9. Архитектура IA32. Пользовательские рагистры.

10. Архитектура IA32. Системные регистры. Структура регистров.

11. Архитектура IA32. Регистры общего назначения.

12. Архитектура IA32. Сегментные регистры.

13. Архитектура IA32. Флаги состояния.

14. Архитектура IA32. Флаг управления. Системные флаги.

15. Архитектура IA32. Организация памяти.

16. Архитектура IA32. Сегментированная модель памяти (без рисунка).

17. Архитектура IA32. Аппарат виртуальной памяти (рисунки необязательны).

18. Архитектура IA32. Организация страничной памяти.

Два вопроса в билете из вышеперечисленных, третий - задание написать кусочек кода на ассемблере, выполняющий какую-то из нижеперечисленных задач:

1) Получить среднее арифметическое трёх чисел. Результат записать в стек.

2) Получить a^b. Результат записать в стек.

3) Получить сумму N первых членов арифметической прогрессии с первым членом равным a. Результат записать в стек.

4) Получить сумму N первых членов геометрической прогрессии с первым членом равным b. Результат записать в стек.

5) Сравнить два числа и большее записать в стек.

6) Вычислить b²–4ac. Результат записать в стек.

7) Вычислить a∙2^b, не используя операцию умножения (0<b<8). Результат записать в стек.

8) Вычислить log_ab с точностью до целых. Результат записать в стек.

1. Архитектура эвм. Варианты микроархитектуры процессоров Intel

Архитектура ЭВМ — это абстрактное представление ЭВМ, которое отражает ее структурную, схемотехническую и логическую организацию. Понятие архитектуры ЭВМ является комплексным, в него входят:

^ структурная схема ЭВМ;

^ средства и способы доступа к элементам структурной схемы ЭВМ;

^ организация и разрядность интерфейсов ЭВМ;

^ набор и доступность регистров;

^ организация и способы адресации памяти;

^ способы представления и форматы данных ЭВМ;

^ набор машинных команд ЭВМ;

^ форматы машинных команд;

^ правила обработки нештатных ситуаций (прерываний).

Понятие микроархитектуры ориентировано на описание особенностей исполнительной части процессоров. На сегодняшний день в рамках IA-32 существует две микроархитектуры процессоров Intel:

• P6;

• NetBurst.

2. Архитектура фон-Неймана (с рисунком).

Фон Нейман предложил схему ЭВМ с программой в памяти и двоичной логикой вместо десятичной. Логически машину фон Неймана составляли пять блоков:

^ оперативная память;

^ арифметико-логическое устройство (АЛУ) с аккумулятором;

^ блок управления;

^ устройства ввода и вывода.

3. Микроархитектура p6. Конвеерная архитектура.

Эта микроархитектура является, по определению Intel, трехходовой (three-way) суперскалярной конвейерной архитектурой. конвейер — специальное устройство, существующее на уровне архитектуры исполнительной части компьютера. Благодаря конвейеру исполнение команды разбивается на несколько стадий, каждая из которых реализует некоторую элементарную операцию общего процесса обработки команды. Очередная команда после ее выборки попадает в блок декодирования. Таким образом блок выборки освобождается и может выбрать следующую команду. В результате на конвейере могут находиться в различной стадии выполнения пять команд. Скорость вычисления в результате существенно возрастает.

4. Микроархитектура p6. Суперскалярная конвеерная архитектура.

Эта микроархитектура является, по определению Intel, трехходовой (three-way) суперскалярной конвейерной архитектурой. конвейер — специальное устройство, существующее на уровне архитектуры исполнительной части компьютера. Процессоры с микроархитектурой Р6 имеют другую структуру конвейера. Конвейеризация заключается в том, что весь процесс обработки команд разбит на 12 стадий, которые исполняются различными блоками процессора. Термин трехходовой означает лишь то, что для исполнения из входного потока выбираются до трех команд. Известен верхний предел - в процессоре в каждый момент времени могут находиться до 30 команд в различной стадии исполнения. Детали этого процесса скрыты за понятием динамическое исполнение с нарушением исходного порядка следования машинных команд, что означает исполнение команд в порядке, определяемом исполнительным устройством процессора, а не исходной последовательностью команд

5. Микроархитектура p6. Структура процессора.

Эта микроархитектура является трехходовой (three-way) суперскалярной конвейерной архитектурой. Структурно процессор микроархитектуры Р6 состоит из нескольких подсистем.

• Подсистема памяти состоит из системной шины, кэша второго уровня L2, устройства шинного интерфейса, кэша первого уровня L1 (инструкций и данных), устройства связи с памятью и буфера переупорядочивания запросов к памяти.

• Устройство выборки/декодирования состоит из устройства выборки команд, блока предсказания переходов, в который входят блоки меток перехода и вычисления адреса следующей инструкции, устройства декодирования, устройства микропрограммного управления и таблицы псевдонимов регистров.

• Буфер команд.

• Устройство диспетчеризации/исполнения содержит буфер микроопераций, готовых к исполнению, и пять исполнительных устройств (два — для исполнения целочисленных операций, два — для исполнения операций с плавающей точкой, а также устройство связи с памятью).

• Блок удаления и восстановления.