- •Курсовая работа
- •Разработка и описание структурной схемы эвм
- •Центральный процессор
- •Операционный блок
- •Микропрограммное устройство управления
- •Оперативная память
- •Система прерываний
- •Блок синхронизации и таймер
- •Внешние устройства Клавиатура
- •Монитор
- •Жесткий диск
- •Разработка кэШа - данных.
- •Список использованной литературы
Министерство образования и науки РФ
Федеральное государственное бюджетное образовательное учреждение
Высшего профессионального образования
Новосибирский государственный технический университет
Кафедра вычислительной техники
Курсовая работа
по дисциплине «Организация ЭВМ»
«Разработка ЭВМ»
Факультет: АВТ Преподаватель:
Группа: АВТ-910 Студент: Лодонова Т.
|
Гребенников В.Ф. |
Новосибирск, 2012
Оглавление
Цель курсового проекта: 3
Задание на курсовой проект. 3
Разработка и описание структурной схемы ЭВМ 4
Центральный процессор 6
Операционный блок 6
Микропрограммное устройство управления 7
КЭШ 8
Оперативная память 10
Система прерываний 12
Блок синхронизации и таймер 13
Внешние устройства 13
Клавиатура 13
Мышь 14
Монитор 14
Жесткий диск 14
НГМД 14
Разработка КЭШа - данных. 16
Выводы 19
Список использованной литературы 20
Цель курсового проекта:
Углубление и закрепление теоретических знаний, приобретение навыков разработки узлов ЭВМ на структурном, функциональном и алгоритмическом уровнях.
Задание на курсовой проект.
Разработать структурную схему гипотетической ЭВМ, функциональную схему и алгоритм работы конкретного блока, входящего в состав этой ЭВМ.
Курсовой проект состоит из двух частей:
Первая часть посвящена разработке структурной схемы гипотетической ЭВМ, описанию ее функционирования. В состав ЭВМ входят как общие для всех вариантов блоки, так и дополнительные, определяемые индивидуальным заданием.
Вторая часть проекта посвящена разработке функциональной схемы и алгоритмов работы конкретного блока, входящего в состав ЭВМ, и их детальному описанию.
В состав ЭВМ входят следующие блоки:
операционный блок (ОБ);
микропрограммное устройство управления (МУУ);
оперативная память (ОП);
блок синхронизации (БС);
система прерывания программ (СПП);
таймер;
система ввода-вывода (СВВ);
монитор, клавиатура, мышь;
жесткий диск.
Основные параметры ЭВМ:
адресность ЭВМ - двухадресная;
длина команды – переменная;
разрядность - 32;
емкость памяти – 24 Мбайт;
Индивидуальные исходные данные на выполнение курсового проекта:
Структура: двухшинная;
Сопроцессор: нет;
Система прерываний: с индивидуальными линиями на уровне команд;
Кэш: разделенный команд и данных;
Оперативная память: многоблочная;
Ввод/вывод: ПДП;
Контроль ОП: по паритету;
Блок для разработки: кэш-данных;
Разработка и описание структурной схемы эвм
Было решено разрабатывать структурную схему ЭВМ методом “нисходящего проектирования” – т.е. сверху вниз. Для начала рассмотрим обобщенную структуру ЭВМ, взаимодействие основных элементов системы между собой, далее элементы системы будут рассматриваться в отдельности.
В первую очередь ЭВМ состоит из:
центрального процессора (ЦП), отвечающего за обработку данных, выполняющего вычисления и т.п.;
основной памяти (ОП), в которой хранятся данные и команды;
устройств ввода-вывода (УВВ), отвечающих за связь с внешней средой.
ЦП обрабатывает данные в соответствии с заранее определенными инструкциями, при этом программа, состоящая из инструкций, и данные находятся в ОП.
Для загрузки программы и данных в память, а также для вывода результатов обработки из памяти необходим какой-либо способ связи с внешними объектами. Этой цели служат УВВ.
ЭВМ на уровне общей архитектуры представлена на рис. 1.
Рис. 1. ЭВМ на уровне общей архитектуры.
Как видно из риc. 1, ЦП, ОП и УВВ имеют общую шину, из этого следует тот факт, что в каждый момент через общую шину может происходить обмен данными только между одной парой устройств (например: ЦП – ОП). Так как по заданию необходимо реализовать прямой доступ к памяти (ПДП), то возможен обмен УВВ - ОП.
Система ввода-вывода отвечает за обмен информацией между ядром ЭВМ и разнообразными внешними устройствами. СВВ реализуется модулями ввода-вывода (МВВ), которые отвечают за обеспечение интерфейса с: ЦП и памятью; с одним или несколькими периферийными устройствами.
В соответствии с заданием структура ЭВМ трехшинная, рассмотрим эти шины:
DB (шина данных) – обеспечивает обмен данными между всеми основными блоками ЭВМ (разрядность шины: 32).
АВ (шина адреса) – используется для задания адреса памяти. По шине адреса обращение может идти как к ОП (основной памяти), так и к ВУ (внешним устройствам).
СВ (шина управления) – обеспечивает передача сигналов управления между различными блоками ЭВМ.
Внешние устройства (ВУ) присоединяются с помощью модулей ввода-вывода (контроллеров), осуществляющих согласование форматов данных, используемых в ВУ с форматом принятым в ЭВМ. Формат данных проектируемой гипотетической ЭВМ – 32бита.
Но для накопителя на гибких магнитных дисках (НГМД) и жесткого диска реализован прямой доступ к памяти, который предоставляет возможность внешним устройствам и памяти непосредственно обмениваться данными без вмешательства ЦП. ПДП обеспечивает максимальную скорость ввода-вывода и максимальный параллелизм процессов. За прямой доступ к памяти отвечает контроллер прямого доступа к памяти (КПДП).
Стоит отметить, что при ПДП процессор не полностью освобождается от управления операциями ввода/вывода, он должен обработать прерывание, послать подтверждение прерывания и необходимые данные на КПДП, также во время операции передачи данных магистральная шина оказывается занятой и процессор не может взаимодействовать с памятью.
За работу монитора, мыши и клавиатуры отвечают отдельные контроллеры.
Исходя из индивидуального задания, к системе прерываний идут индивидуальные линии от всех ВУ (для наглядности они изображены только входящими в СПП).
В состав ЦП включены микропрограммное устройство управления (МУУ), основной блок (ОБ) и, согласно заданию, раздельный КЭШ команд и данных.
Структурная схема ЭВМ представлена на рис. 2.
Рис. 2. Структурная схема ЭВМ.
Операции считывания производят передачу информации от исполнителя задатчику, а операции записи – в обратном направлении. Вид операции задается комбинацией управляющих сигналов, которые задатчик посылает исполнителю.