Лекция 8.
Тема. Матричные вычислительные системы.
План лекции.
Понятие матричной вычислительной системы и ее отличие от векторной вычислительной системы.
Структура матричной вычислительной системы.
Интерфейсная вычислительная машина.
Массив процессоров и его контроллер.
Структура процессорного элемента.
Подключение и отключение процессорных элементов.
Сети взаимосвязей процессорных элементов.
1. Понятие матричной вычислительной системы и ее отличие от векторной вычислительной системы
Назначение матричных вычислительных систем во многом схоже с наз-начением векторных ВС – обработка больших массивов данных. В основе мат-ричных систем лежит матричный процессор (array processor), состоящий из регулярного массива процессорных элементов (ПЭ). Системы подобного типа имеют общее управляющее устройство, генерирующее поток команд, и большое число ПЭ, работающих параллельно и обрабатывающих каждый свой поток данных. С целью обеспечения достаточной эффективности системы при реше- нии широкого круга задач необходимо организовать связи между процессор- ными элементами так, чтобы наиболее полно загрузить процессоры работой. Именно характер связей между ПЭ и определяет разные свойства системы.
Между матричными и векторными системами есть существенная разни- ца. Матричный процессор интегрирует множество идентичных функциональ- ных блоков (ФБ), логически объединенных в матрицу и работающих в SIMD-стиле. Не столь существенно, как конструктивно реализована матрица процес-сорных элементов – на едином кристалле или на нескольких. Важен сам прин- цип – ФБ логически скомпонованы в матрицу и работают синхронно, т.е. при-сутствует только один поток команд для всех. Векторный процессор имеет встроенные команды для обработки векторов данных, что позволяет эффек- тивно загрузить конвейер из функциональных блоков. В свою очередь, вектор- ные процессоры проще использовать, потому что команды для обработки век-торов – это более удобная для человека модель программирования, чем SIMD.
2. Структура матричной вычислительной системы
Структура матричной вычислительной системы представлена на рис. 8.1. Параллельная обработка множественных элементов данных осуществляется массивом процессоров (МПр). Единый поток команд, управляющий обработкой данных в массиве процессоров, генерируется контроллером массива процессо- ров (КМП). КМП выполняет последовательный программный код, реализует операции условного и безусловного переходов, транслирует в МПр команды, данные и сигналы управления. Команды обрабатываются процессорами в ре-
Рис. 8.1. Обобщенная модель матричной SIMD-системы
жиме жесткой синхронизации. Сигналы управления используются для синхро-низации команд и пересылок, а также для управления процессом вычислений (например определяют, какие процессоры массива должны выполнять опера- цию, а какие – нет). Команды, данные и сигналы управления передаются из КМП в массив процессоров по шине широковещательной рассылки. Поскольку выполнение операций условного перехода зависит от результатов вычислений, результаты обработки данных в массиве процессоров транслируются в КМП, проходя по шине результата.
Для обеспечения пользователя удобным интерфейсом при создании и от-ладке программ в состав подобных ВС обычно включают интерфейсную ВМ (front-end computer). В роли такой ВМ выступает универсальная вычислитель- ная машина, на которую дополнительно возлагается задача загрузки программ и данных в КМП. Кроме того, загрузка программ и данных в КМП может производиться и напрямую с устройств ввода-вывода (например, с магнитных дисков). После загрузки КМП приступает к выполнению программы, трансли- руя в МПр по широковещательной шине соответствующие SIMD-команды.
Для хранения множественных наборов данных в массиве процессоров должны присутствовать и модули памяти. Кроме того, в массиве должна быть реализована сеть взаимосвязей как между процессорами, так и между процес-сорами и модулями памяти. Таким образом массив процессоров – это блок, состоящий из процессоров, модулей памяти и сети соединений.
Дополнительную гибкость при работе с рассматриваемой системой обес-печивает механизм маскирования, позволяющий привлекать к участию в опе-рациях лишь определенное подмножество из входящих в массив процессоров. Маскирование реализуется как на стадии компиляции, так и на этапе выпол- нения. При этом процессоры, исключенные путем установки в ноль соответ- ствующих битов маски, во время выполнения команды простаивают.