12.3.3. Увеличение информационной емкости модулей памяти.

Часто возникает необходимость формирования модуля памяти необходимого объема из имеющихся микросхем фиксированной меньшей информационной емкости. Микросхемы памяти допускают наращивание общей емкости памяти как путем наращивания количества хранимых слов, так и путем наращивания разрядности этих слов. Наиболее простым в аппаратной реализации является второй способ – наращивание разрядности хранимых слов. Рассмотрим структуру построения памяти 1к8 бит или 10248 бит. Хранимые слова в такой памяти будут восьмиразрядными, а адреса – десятиразрядными (1024=2¹⁰). Для подобной организации необходимо параллельно к шине адреса подключить восемь микросхем (например, ОЗУ) 1к1 (рис. 12.10). На все микросхемыD1…D8 подается один и тот же адрес. Входыимикросхем объединяются. Каждая микросхема хранит свой разряд слова. Запись производится во все микросхемы одновременно. Точно также и чтение производится из всех микросхем одновременно. Очевидно, что организация такой памяти позволяет хранить 1024 байт информации.

Рис. 12.10. Схема модуля ОЗУ при наращивании разрядности хранимых слов.

Другой вариант организации схемы ОЗУ изображен на рис. 12.11, который позволяет увеличивать объем памяти путемнаращивания количества хранимых слов. Десять младших разрядовA0…A9 адреса в рассматриваемой схеме также одновременно подаются на все восемь микросхемD1…D8. При этом все входыDIмикросхем объединены в один общий вход и все выходыDOобъединены в один общий выход. Отсюда следует, что в определенный момент времени должна активизироваться только одна из восьми микросхем. Для этих целей используются три дополнительных адресных разрядаA10…A12, которые подаются на дешифраторD9 выбора микросхемы памяти. С выхода дешифратора сигналы активизации подаются на раздельные входыкаждой микросхемы памяти. Поскольку входымикросхем инверсные, то дешифратор также должен иметь инверсные выходы. Емкость подобной структуры определяется как 8к1=81024 бит или 1024 байт. Полученная емкость аналогична емкости модуля ОЗУ, построенного по предыдущей схеме. При этом для адресации к ней требуется большее количество адресных линий в шине адреса. Структура с наращиванием количества хранимых слов обладает недостатком, заключающимся в том, что требуется введение в схему дополнительных дешифраторов. При современном уровне интеграции микросхем этот недостаток можно считать незначительным. Однако такая структура имеет и преимущество, которое заключается в том, что она может использоваться в тех случаях, когда разрядность шины адреса превышает количество адресных входов отдельных микросхем.

Рис. 12.11. Схема модуля ОЗУ при наращивании количества хранимых слов.

На практике часто используется комбинированная структура, объединяющая наращивание как разрядности, так и количества хранимых слов. В этом случае формируется некоторое количество однотипных групп микросхем, объединенных в структуру с наращиванием разрядности слов. Далее эти группы объединяются в единую структуру с наращиванием количества хранимых слов. Разрядность слов комбинированной структуры определяется разрядностью слова одной группы микросхем, включенных по схеме наращивания разрядности.