- •Аналоговые и цифровые устройства
- •Устройства аналоговые и цифровые
- •1. История развития электроники и классификация электронных устройств
- •1.1 Арифметические основы эвм
- •1.2 Логические основы эвм
- •1.2.1 Основные положения алгебры логики
- •1.2.2 Логические элементы
- •1.2.3 Законы и тождества алгебры логики
- •3.1 Основные параметры логических элементов
- •3.2 Транзисторно-транзисторная логика
- •3.2.1 Ттл элемент и-не с простым инвертором
- •3.2.2 Ттл элемент со сложным инвертором
- •3.2.3 Элементы ттлш
- •3.2.4 Элементы ттл с тремя выходными состояниями —
- •3.3 Эмиттерно-связанная логика
- •3.4 Транзисторная логика с непосредственными связями (тлнс)
- •3.5 Интегральная инжекционная логика
- •3.6 Логические элементы на моп-транзисторах
- •3.6.1 Логические элементы на ключах с динамической нагрузкой
- •3.6.2 Логические элементы на комплементарных ключах
- •1. Минимизация булевых функций
- •2. Методы минимизации булевых функций
- •2.1 Метод неопределенных коэффициентов
- •2.2. Метод Квайна - Мак - Класки
- •2.3. Метод Петрика
- •2.4. Метод Блека - Порецкого
- •Минимизация логических функций
- •Основы синтеза цифровых устройств
- •2.1 Последовательность операций при синтезе цифровых устройств комбинационного типа
- •2.2 Аналитическая запись логической формулы кцу
- •2.3 Понятие базиса
- •2.4 Минимизация логических формул
- •2.4.1 Расчётный метод минимизации
- •2.4.2 Минимизация неопределённых логических функций
- •2.5 Запись структурных формул в универсальных базисах
- •4 Цифровые устройства комбинационного типа
- •4.1 Двоичные сумматоры
- •4.1.1 Одноразрядные сумматоры
- •4.1.2 Многоразрядные сумматоры
- •4.1.3 Арифметико-логические устройства
- •4.2 Кодирующие и декодирующие устройства
- •4.2.1 Шифраторы
- •4.2.2 Дешифраторы (декодеры)
- •4.3 Коммутаторы цифровых сигналов
- •4.3.1 Мультиплексоры
- •4.3.2 Дешифраторы-демультиплексоры
- •4.4 Устройства сравнения кодов. Цифровые компараторы
- •4.5 Преобразователи кодов. Индикаторы
- •5 Цифровые устройства последовательностного типа
- •5.1 Триггеры
- •5.1.1 Rs-триггеры
- •5.1.2 D-триггеры (триггеры задержки)
- •5.1.3 Триггер т-типа (Счётный триггер)
- •5.1.4 Jk-триггеры
- •5.1.5 Несимметричные триггеры
- •5.2 Регистры
- •5.2.1 Параллельные регистры (регистры памяти)
- •5.2.2 Регистры сдвига
- •5.2.3 Реверсивные регистры сдвига
- •5.2.4. Интегральные микросхемы регистров (примеры)
- •5.3 Счётчики импульсов
- •5.3.1 Требования, предъявляемые к счётчикам
- •5.3.2 Суммирующие счётчики
- •5.3.3 Вычитающие и реверсивные счётчики
- •5.3.4 Счётчики с произвольным коэффициентом счёта
- •5.3.5 Счётчики с последовательно-параллельным переносом
- •5.3.6 Универсальные счётчики в интегральном исполнении (Примеры)
Минимизация логических функций
Упрощение логических выражений с помощью тождеств основывается на интуитивных решениях и представляет большие трудности, особенно при большом числе переменных. При этом бывает трудно оценить, является ли полученное выражение простейшим или возможны дальнейшие упрощения.
Минимизацию логических функций можно провести, используя диаграммы Вейча (или аналогичный метод карт Карно). Диаграмма Вейча для функции F четырех переменных А, В, С, D представлена на рис. 4.13. Каждая из переменных принимает два значения, т. е. возможны комбинаций входных функций. Диаграмма Вейча содержит 16 клеток, каждая из которых соответствует одной из 16 возможных комбинаций входных переменных. На полях диаграммы обозначены значения каждой переменной. Диаграмма состоит четырех строк и четырех столбцов.
Рассмотрим минимизацию логической функции на примере.
Дано: Упростить функцию .
Решение разбиваем на четыре операции.
1. Преобразование исходного выражения. При преобразовании необходимо раскрыть скобки и исключить знаки инверсии над комбинацией переменных. Последнее осуществляется с помощью формул де Моргана. Получим
2. Заполнение диаграммы Вейча проводим при наличии в полученном выражении соответствующих комбинаций входных переменных, эти клетки обозначаются знаком 1 (рис. 4.14,а). Если слагаемое не содержит одного или нескольких переменных, то должны заполняться клетки, соответствующие и прямому, и инверсному значениям отсутствующей переменной.
Рис. 4.13. Диаграмма Вейча для функции четырех переменных
Рис. 4.14. К минимизации схемы логического комбинационного устройства: а — диаграмма Вейча; б — схема на элементах
Например: . Заполняются клетки ABCD и ABCD.
3. Производится «склейка» клеток. Можно склеить (т. е. объединить, лак показано на рис. 4.14, я) целую заполненную строку, целый столбец, полстроки или полстолбца. Можно склеить соседние строки, столбцы, полустроки и полустолбцы. Склейки можно располагать через границы диаграммы Вейча, т. е. объединяя нижиий и верхний, правый и левый края. Одиа склейка может накладываться на другую. Склейки содержат 2, 4, 8 клеток.
Для успешной минимизации нужно расположить на таблице минимальное количество склеек, каждая из которых содержит наибольшее количество клеток.
Склейки для логической функции F показаны на рис. 4.14, а.
4. Расшифровка склеек. Каждая склейка представлена в виде конъюнкции переменных. Второй столбец на диаграмме рис. 4.14, я расшифровывается как АС, так как он охватывает и прямые, и инверсные значения переменных В и D, т. е. от В до D не зависит. Склейка в правой верхней части таблицы расшифровывается как АВ, а склейка из двух клеток в четвертом столбце соответствует ACD. Результат минимизации:
На рис. приведена схема на элементах , реализующая функцию F. При построении схемы использованы стандартные решения, приведенные на рис. 4.11.
Процедура минимизации функций с помощью диаграмм Вейча очень проста, и ее использование заменяет путь сложных преобразований с помощью тождеств. С помощью диаграмм Вейча можно минимизировать и функции трех переменных, при этом , т. е. из диаграммы исключают первую и четвертую строки, диаграмма содержит только восемь клеток.
Правила склеек не изменяются. Диаграмма Вейча функции двух переменных содержит четыре клетки.