книги / Электроника электрофизические основы, микросхемотехника, приборы и устройства

водниковая технология позволяет сформировать запоминающие элементы (ЗЭ), каждому из которых отведена локальная область полупроводника. Регулярная структура расположения однотипных ЗЭ обладает наибольшей плотностью упаковки и обеспечивает максимальную емкость на ограни­ ченной площади кристалла. Множество разнообразных полупроводнико­ вых запоминающих устройств, выпускаемых в виде БИС, входит в состав электронных изделий различного назначения.

Конструктивно завершенное ЗУсодержит накопитель в виде массива ЗЭ и устройство управления, обеспечивающее в соответствии с адресом (4о»• ■, А„) операции записи и чтения данных (рис.9.4).

Рис. 9.4. Общая структура полупроводникового ЗУ

Схема управления может занимать до половины площади кристалла БИС ЗУ и включать множество блоков: мультиплексированные регистры хранения адресов и данных, дешифраторы кода адресов строк (DCX) и столбцов (DCy), усилители записи-чтения, формирователи адресных сиг­ налов, усилители сигналов входных DI и выходных DO данных, логиче­ ские схемы выборки (CS) и разрешения (W/R).

Накопитель имеет матричную структуру, логическая организация которой обеспечивает возможности доступа к конкретному ЗЭ при двух­ координатной выборке или группе ЗЭ при однокоординатной выборке (словарная организация). Организация ЗУ отражена в паспортных данных (например, память 256x1 означает ЗУ емкостью 256 бит с произвольной двухкоординатной выборкой одноразрядных данных, а память 32К х 8 оз­ начает ЗУ емкостью 256 К или 256-1024 бит с записью или считыванием данных 8-разрядными словами, т. е. байтами).

В электронных системах обработки информации используется широ­ кий набор БИС ЗУ, который разделяют на группы по различным класси­ фикационным признакам: функциональному назначению, конструктивно­ технологическому исполнению, структуре и т. д.

По способу организации адресного доступа к ЗЭ различают память с последовательным и произвольным доступом. При последовательной вы­ борке установлена жесткая очередность обращения к ячейке или группе ЗЭ (слова). Например, в магазинных регистровых ЗУ происходит последо­ вательное во времени заполнение данными DI, их перемещение и чтение в соответствии с правилами: 1 ) последним вошел - первым вышел {LIFO)

для выходных данных DO,; 2) первым вошел - первым вышел (FIFO) дчя выходных данных DO2 (рис.9.5).

Рис. 9.5. Регистровое ЗУ с последовательным выбором

Все ячейки опрашиваются за период обращения, и повторный выбор возможен только спустя этот интервал времени.

В запоминающих устройствах с прямой произвольной выборкой (ЗУПВ), называемых в зарубежной литературе Random Access Memoiy (RAM), обращение производится непосредственно по заданному адрес и скорости записи и считывания, не зависят от местоположения элемента в накопителе. В некоторых ЗУ осуществляют ассоциативный выбор данных, когда поиск информации производят по ее смыслу, заданному некотор л и признаком.

Если память с предварительно занесенными данными позволяет пр изводить только операцию считывания, то ее относят к ПЗУ (или ROM Read Only Memory). Извлечение данных из запоминающих ячеек мож г сопровождаться их стиранием (однократное чтение) или сохранением со­ стояния, обеспечивающего возможность многократного чтения.

Важным свойством ЗУ является способность хранения информации при отключении электропитания. Постоянные запоминающие устройства, предназначенные для хранения весьма редко изменяющихся данных, вы­ полняются энергонезависимыми.

Многие свойства и параметры БИС ЗУ (быстродействие, степень ин­ теграции, электрическая совместимость, потребляемая мощность) опреде­ ляются элементной базой ячеек накопителя и устройств управления, кото­ рые могут быть выполнены по одной или разным технологиям. В докумен­ тации на изделия памяти схемно-технологические особенности обычно не приводятся, а основное место занимают эксплуатационные параметры.

9.2. Оперативные запоминающие устройства

Оперативное ЗУ предназначено для хранения быстро и непрерывно изменяющихся данных в ходе выполнения процессором вычислительных операций. Под управлением процессора из ОЗУ считываются данные и код команды, результаты выполнения которой (новые данные) пересылаются и записываются в ОЗУ. Измененные данные могут быть размещены в тех же ячейках памяти, что и исходные, т.е. за цикл обращения к памяти происхо­ дит обновление содержимого ОЗУ. Такой режим работы обеспечивают ЗУ с произвольной выборкой (RAM), обладающие примерно одинаковыми интервалами времени записи и чтения данных.

Оперативное ЗУ, используемое для размещения выбираемых кодов программных команд и обрабатываемых данных, непосредственно взаимо­ действует с процессором и определяет скорость выполнения операций вы­ числительным устройством. Увеличение объема памяти расширяет функ­ циональные возможности вычислителя, но рост емкости ЗУ влечет за со­ бой увеличение времени обращения (записи и выдачи данных), что снижа­ ет производительность системы. Для рациональной организации процесса обработки данных в вычислительных системах используют иерархическую структуру памяти, включающую несколько видов ЗУ разной емкости и бы­ стродействия:

•оперативную память большого объема для хранения кодов команд и используемых при вычислениях данных (собственно ОЗУ, функ­ ционирующее в темпе работы магистрали);

•сверхоперативную память небольшой емкости и высокого быстро­ действия, работающую непосредственно с центральным процессор­ ным элементом, для хранения промежуточных данных и адресной информации;

•быстродействующее ЗУ небольшого объема, в котором по мере ра­ боты процессора накапливается наиболее актуальная, т.е. часто ис­ пользуемая, информация.

Последний вид ЗУ, называемый кэш-памятью (от англ, cache - чтолибо припрятанное), позволяет повысить производительность вычислений за счет быстрого выбора повторяющихся команд и данных (на порядок быстрее, чем из ОЗУ).

Выбор типов ОЗУ и их сопоставление осуществляют с помощью на­ бора таких свойств и определяющих базовых параметров, как:

•характер хранения (вид доступа, особенности сопряжения с внеш­ ними устройствами);

•быстродействие (время доступа или частота выборки);

•общая емкость и организация накопителя;

•организация управления данными;

•электрические параметры (напряжение электропитания, потребляе­ мый ток, уровни логических напряжений и токов);

•технологическое и конструктивное исполнение (элементная база, тип корпуса);

•условия эксплуатации (температура, влажность).

Параметры ОЗУ существенно зависят от технологии и типа ЗЭ, а также связанных с ними усилителей записи-считывания и схемы управ­ ляющего устройства. Промышленность выпускает весьма широкую но­ менклатура БИС ОЗУ, отличающихся основными параметрами и стоимо­ стью, предоставляющих возможность построения различных систем памя­ ти и удовлетворяющих заданным требованиям.

Микросхема ОЗУ (рис.9.6,а) содержит на одном кристалле:

•накопитель, т.е. матрицу запоминающих элементов Э7*, соединен^ ных с адресными шинами;

•усилители записи-считывания W/R\

•регистр адресов (Æg/4);

•дешифраторы выбора сторон (DCX) и столбцов (DQ);

•управляющие устройства (УУ).

Рис. 9.6. Структура ОЗУ (я) и его обозначение (6)

При поступлении на микросхему внешнего разрешающего сигнала выбора кристалла (Chip Select) CS = 1 адрес заданной ячейки (или слова, включающего группу ячеек) поступает на вход регистра адреса, а оттуда подается на дешифраторы строк и столбцов. Последний в соответствии с сигналом W/R подключает к вертикальным шинам один из усилителей за­ писи-чтения, осуществляя операции приема или выдачи сигнала.

Конструктивно завершенная БИС ЗУ (рис.9.6,б) оснащена внешними выводами для подключения к шинам данных, адреса и управления. Увели­ чение информационной емкости ЗУ требует наращивания числа адресных линий, что не всегда возможно при ограниченном количестве внешних вы­ водов корпуса микросхемы. Это приводит к необходимости передачи ад­ реса в два приема: вначале адреса строки, а затем адреса столбца, что уменьшает быстродействие устройства.

Выбор запоминающего элемента 3 rj и обращение к нему для записи считывания данных происходят по одной и той же структурной схеме, приведенной на рис.9.7,а. Процесс записи данных U0 или V х в ячейку 3 осуществляется при подаче единичных уровней напряжения на соответст­ вующие шины дешифраторов Uxr= U 1и Uyj = U 1, что приводит к замыка­ нию ключей Кх и Ку (рис.9.7,б). Первые подключают выходы элемента Э к шинам данных ü f и Dj\ а вторые готовят их соединение с усилителями за­ писи-чтения.

Рис. 9.7. Схема выбора элемента (а) и временные диаграммы (б)

Усилители выполнены по схеме с тремя состояниями, которыми управляет сигнал V: при V = U 1 выходной сигнал усилителя повторяет входной, при V= U° выход переходит в высокоимпедансное состояние, по­ зволяющее использовать единственную шину данных в режимах записи и чтения.

Для записи в ЗЭ единичного сигнала и \ поданного на вход DI, на вход разрешения записи W/R задают напряжение Uw = U \ при поступле­ нии которого логическая схема формирует сигнал V= U \ переводящий в активное состояние усилитель записи (одновременно противоположным сигналом выходы усилителя воспроизведения переводятся в разомкнутое состояние). Запись происходит при подаче сигнала выбора кристалла Ucs = U 1длительностью т, смещенного на интервал t3относительно вре­ мени начала адресного сигнала. Интервалы времени назначаются таким образом, чтобы исключить сбои в работе вследствие переходных процес­ сов в тракте записи сигнала. Сигнал CS - 1 вызывает замыкание ключа КС9 приводящее к подключению выхода усилителя записи через шины данных

кзапоминающему элементу.

Врежиме считывания данных порядок подачи управляющих сигна­ лов такой же, но при установке на входе W/R нулевого уровня напряжения Uw = U° логическая схема активизирует усилитель чтения, входы которого подключаются к шинам данных. Быстродействие ЗУ, т.е. длительность

данных. В режимах записи и считывания на адресной шине присутствует высокое напряжение UX=U° и ключевые транзисторы открыты. При запи­ си емкости Си С2заряжаются до заданных на шинах данных напряжений, обеспечивая соответствующее состояние триггера. Аналогично при счи­ тывании потенциалы выходов триггера поступают на высокоомный вход усилителя, что обеспечивает чтение без разрушения информации.

В некоторых сериях микросхем вместо резисторов R2 используют нагрузочные МДП-транзисторы с каналом п-типа. Схемы с высокоомными резисторами (до 10 9 Ом), полученные на основе поликремния в результате совершенствования технологии, обеспечивают высокий уровень интегра­ ции и снижение энергопотребления в режиме хранения за счет использо­ вания пониженного до 2...3В напряжения электропитания или источников импульсного напряжения.

Наименьшим энергопотреблением отличаются статическая память на ЗЭ, выполненных по КМДП-технологии (рис. 9.8,6). В режиме хранения в силу особенностей схемы на взаимодополняющих транзисторах Т„ и Тр(за­ крытое состояние одного из транзисторов цепочки) потребляемая микро­ схемой от источника питания мощность снижается примерно на три по­ рядка. Малое энергопотребление КМДП-триггеров используют для полу­ чения ОЗУ, сохраняющих записанную информацию при отключении элек­ тропитания. Для этого в блоке памяти к выводам питания через ключ под­ ключают резервный источник напряжения (малогабаритный литиевый элемент). При выключении основного питания ключ замыкается и под­ ключает к блоку буферный источник напряжения.

Микросхемы статического ОЗУ изготавливают, как правило, на не слишком большие емкости (до 1 Мбит) с. временем доступа от 100 до 10нс и менее. Запоминающие устройства меньшей емкости с высоким быстродей­ ствием применяют в устройствах кэш-памяти. Запоминающая ячейка нако­ пителя статического ОЗУ на потенциальных триггерах не обеспечивает вы­ сокой степени интеграции и большой информационной емкости. Отказ от триггерных ячеек хранения данных (переход к динамическим способам) приводит к существенному увеличению плотности упаковки элементов, росту информационной емкости и снижению стоимости микросхем ЗУ.

Д и н а м и ч е с к у ю я ч е й к у памяти можно получить, если убрать из схемы триггерного ЗЭ нагрузочные резисторы Ru Ri вместе с источником электропитания V, а для хранения данных использовать заряды конденсато­ ров «сток-исток» С| = С2 = С. При этом высокое II х и низкое U 0напряже­ ния и соответствующие им заряды q]= C lf и q°= CU° обозначают символа­ ми 1 и 0. Запись информации в полученный ЗЭ можно осуществлять так же, как в триггерную ячейку. Процесс считывания заключается в фиксации уси­ лителем чтения изменения зарядов емкостей при их подключении через от­ крытые ключевые транзисторы к шинам данных. Изменение первоначаль­ ного заряда емкости означает разрушение информации при воспроизведе­

Со и Cv оказываются соединенными через сопротивление канала открыто­ го транзистора. В результате на шине данных устанавливается напряжение UD = CJo +АU при наличии записанной единицы или LJ°D - UD~~AU в про­ тивоположном случае. Сравнительно небольшое приращение напряжения

AU ^(U D-U °)C X/CDфиксируется чувствительным усилителем чтения.

При считывании и хранении записанная информация разрушается и необходима ее регенерация. Она осуществляется одновременно для всей строки путем считывания данных из ячейки памяти и последующей их пе­ резаписи. Типичное значение периода регенерации составляет единицы миллисекунд.

Свойства динамического ОЗУ зависят от параметров ЗЭ, основными из которых являются емкость запоминающего конденсатора и площадь, занимаемая элементом. Рациональная структура содержит транзистор с вертикальным каналом и конденсатор, расположенный под транзистором. Информационная емкость БИС динамических ОЗУ более чем на порядок превышает емкость статических. Вместе с тем для них требуется схема ре­ генерации данных, а также усложняется система управления. Динамиче­ ские элементы памяти потребляют энергию только при переходных режи­ мах (записи, считывания, регенерации), поэтому динамические ОЗУ эко­ номичнее статических, так как в основном характеризуются мощностью, потребляемой схемами управления.

9.3. П остоянны е запоминаю щ ие устройства

Постоянные ЗУ занимают особое место в иерархической структуре памяти. Записанная в них информация не теряется при отключении элек­ тропитания, т. е. они являются энергонезависимыми. Необходимость в та­ кой памяти существует в любой вычислительной системе. Компьютер должен иметь небольшое по объему ЗУ для хранения программ начальной загрузки и системы ввода-вывода BIOS (Basic Input/Output System), обеспе­ чивающей взаимодействие с внешними устройствами. В компьютерах ПЗУ используются для хранения микропрограмм, постоянных массивов (посто­ янных коэффициентов), табличных значений и т.п. В управляющих вычис­ лительных устройствах и микроконтроллерах программное обеспечение может быть полностью размещено в ПЗУ.

Постоянная память предназначена для хранения информации, кото­ рая не изменяется в ходе выполнения программы вычислений. В процессе работы ее можно только считывать, что позволяет существенно упростить структуру запоминающих ячеек накопителя, а также схему устройства управления. Это гарантирует обеспечение таких достоинств ПЗУ, как низ­ кая потребляемая мощность, достаточное быстродействие и высокая экс­ плуатационная надежность.

Микросхема ПЗУ содержит матрицу запоминающих элементов (на копитель), дешифратор, усилители-формирователи. Записанным данным соответствует наличие (значение 1 ) или отсутствие (значение 0) диода на пересечении горизонтальных шин строки с вертикальными выходным i шинами (рис.9.10).

DO

При подаче на вход дешифратора кода адреса (например, 10) на шине Х2 устанавливается высокое напряжение С/1, приводящее к отпира­ нию диодов, присоединенных к выбранной шине, и появлению высокого напряжения на соответствующих вертикальных шинах (К3, }у, которое создает на выходе сигнал 1100.

При большой информационной емкости накопителя и множестве разрядных шин проявляются недостатки матрицы диодных ЗЭ:

•значительный ток утечки через множество обратно смещенных дио­ дов, который может привести к нарушению работоспособности;

•невысокое быстродействие, обусловленное перезарядкой емкостей шины данных;

•большая нагрузка выходов дешифратора, выдающих при больших ко­ эффициентах разветвления сигналы непосредственно на усилители. Для улучшения параметров ЗУ в элементах используют биполярные

(рис.9Л 1,дг) или МДП-транзисторы (рис.9.11,6).

/б

Рис. 9.11. Транзисторные биполярные (а) и полевые (б) ЗЭ

Биполярные транзисторы обеспечивают высокое быстродействие за счет быстрого разряда емкости CD большим эмиттерным током, но характеризуются повышенным потреблением базового тока по цепи управления. МДП-транзисторы имеют весьма малое значение тока затвора (цепи управления) и более технологичны в изготовлении.

Энергонезависимость ПЗУ получается за счет необратимого (или труднообратимого) изменения физических параметров ЗЭ в процессе записи. По способу занесения данных (программирования) различают П3\