Элемент совпадения или логического умножения – элемент и

Элемент И, имеющий условное обозначение на рис. 94, выполняет функцию логического умножения.

Х1	Х2
0	1	0
1	0	0
0	0	0
1	1	1

Рис. 94

Как видно из таблицы логического умножения, сигнал 1 на выходе схемы появляется при одновременном действии сигналов 1 на всех входах. Эта функция реализуется в микросхеме, показанной на рис. 95. При одновременной подаче напряжений высокого уровня на входы X1 и X2 транзистор VT1 открывается, напряжение на резисторе R_Н достигает высокого уровня (1). Сигнал низкого уровня на любом входе приводит к появлению сигнала низкого уровня на выходе.

Рис. 95

Для микросхемы И К155ЛИ1 показаны основные параметры (табл. 20) и обозначения выводов микросхемы (рис.96).

Таблица 20

Параметр	Микросхема	Значение параметра
I0вых , мА	К155ЛИ1	16
I1потр. , мА		1,5-2,0
I0потр., мА		33
tзд.р0,1. , нс		27
tзд.р.1,0 , нс		19

Рис. 96

Элемент разделения или логического сложения – элемент или

Элемент ИЛИ с условным обозначением, данным на рис. 97, выполняет функцию логического сложения. Сигнал на выходе схемы отсутствует при одновременном отсутствии сигналов на входах.

Х1	Х2	Y
1	0	1
0	1	1
1	1	1
0	0	0

Рис. 97

На рис. 98 показан элемент ИЛИ, построенный на элементе И (рис. 95), при этом высокий уровень напряжения считается логическим 0, а низкий уровень – 1.

Рис. 98

Элементы И-НЕ (), ИЛИ-НЕ()

На рис. 99 показана микросхема двухвходового инвертора серии 155 с логикой (рис. 100) и(рис. 101).

Рис. 99

Х1	Х2	Y
1	0	1
0	1	1
0	0	1
1	1	0

Рис. 100

Х1	Х2	Y
0	1	0
1	0	0
1	1	0
0	0	1

Рис. 101

Для микросхемы КI55ЛА3 (рис. 102) даны основные параметры (табл. 21) и обозначения выводов на цоколе микросхемы (рис. 103).

Рис. 102

Таблица 21

Параметр	Микросхема	Значение параметра
I0вых , мА	К155ЛА3	16
I1потр. , мА		8
I0потр., мА		12
tзд.р.0,1 , нс		22
tзд.р.1,0 , нс		15

Рис. 103

Для микросхемы КI55ЛЕ1 (рис. 104) приводятся параметры (табл. 22) и обозначения выводов на цоколе микросхемы (рис. 105).

Рис. 104

Таблица 22

Параметр	Микросхема	Значение параметра
I0вых , мА	К155ЛЕ1	16
I1потр. , мА		16
I0потр., мА		27
tзд.р.0,1 , нс		15
tзд.р.1,0 , нс		15

Рис. 105

Триггер

Триггер – логическое устройство, которое хранит 1 бит данных пик (название единицы информации 1 бит происходит от слов binary digit – двоичный разряд). Триггеры имеют два устойчивых состояния. На рис. 106 показана схема простейшего триггера. В этой схеме часть коллекторного напряжения транзистора передается в цепь базы другого транзистора с помощью делителей R1, R_Б2 и R2, R_Б1. Диоды VD1, VD2 служат для подачи входных положительных импульсов на базы транзисторов.

Рис. 106

При подключении триггера к источнику питания при отсутствии входного напряжения U_вх состояния транзисторов VТ1 и VТ2 равновероятны: или открыт транзистор VТ1, а VТ2 – закрыт, или наоборот. Это видно из следующего: при подключении схемы к источнику питания U_ИП ток коллектора транзистора, например VТ1, оказался несколько больше тока коллектора транзистора VТ2. При этом напряжение на коллекторе транзистора VТ1 меньше напряжения на коллекторе транзистора VТ2. Это приводит к закрыванию транзистора VТ2, процесс окончится, когда транзистор VТ1 достигнет состояния насыщения – при этом установится постоянный по величине коллекторный ток I_К1. Транзистор VТ2 закроется. На прямом выходе Q установится напряжение низкого уровня (0), на инверсном выходе – напряжение высокого уровня (1). Такое состояние триггера устойчиво.

При подаче на вход положительного импульса U_вх транзистор VТ2 начнет открываться, при этом его коллекторное напряжение уменьшается. Это напряжение передается на базу открытого транзистора VТ1, закрывая его. Коллекторное напряжение транзистора VТ1 увеличивается. Это передается на базу транзистора VТ2, открывая его еще больше. Процесс продолжается, пока транзистор VТ1 не закроется. На выходе Q установится напряжение высокого уровня (1).

Триггерные устройства разделяют по виду логического функционирования, способу записи информации, числу ступеней построения.

По способу записи информации триггеры делятся на несинхронные (асинхронные) и синхронные.

Синхронные триггеры имеют специальный синхронизированный (тактовый) С-вход, сигнал которого разрешает триггеру принять новую информацию. Этот сигнал называют тактирующим или командным.

По числу ступеней различают одноступенчатые и двухступенчатые триггерные устройства. Двухступенчатый триггер позволяет получить эффект задержки информации. Такие триггеры называют также MS-триггерами [1], так как ступень S (slave) повторяет состояние другой ступени M (master).

Особенно широко применяют триггеры с разным логическим функционированием:

– с установочным запуском (типа RS);

– с задержкой (типа D);

– универсальные (типа JК, \/, Т) и другие.

На рис. 107 показана схема RS-триггера, которая содержит кроме транзисторов VТ1, VТ2 два раздельных статических входа управления с транзисторами VТ3, VТ4. Входы управления называются R (reset – сброс) и S (set – установка). С помощью ключей S1 и S2 на входы схемы можно подать четыре комбинация высокого уровня (1) и низкого уровня (0) напряжений.

Рис. 107

При подаче за входы R и S напряжений низкого уровня (R=0, S=0) входные транзисторы VТ3 и VТ4 закрыты и поэтому состояния транзисторов VТ1 и VТ2 не изменятся. Напряжения на выходах Q и останутся без изменения, т.е. в триггере осталась информация, записанная раньше.

При подаче на вход S высокого, а на вход R низкого напряжения (S=1, R=0) транзистор VТ4 откроется и окажется низким напряжение на коллекторе параллельно включенного транзистора VТ2. На выходе установится напряжение низкого уровня (). ТранзисторVТ1 закроется. По этой причине на выходе Q появится напряжение высокого уровня (Q=1). Установилось новое устойчивое состояние схемы.

При подаче на входы сигналов на выходах схемы установится состояние,.

При входных сигналах S=1, R=1 на выходе триггера наблюдается неопределенное состояние (табл. 23).

Таблица 23

Вход		Выход
S	R	Q
0	0	без изменения
0	1	1	0
1	0	0	1
1	1	неопред.

Функциональное обозначение RS-триггера, составленного из двух элементов, дано на рис. 108. Такой триггер можно построить на элементах и на элементах. В табл. 24 показаны логические состояния такого триггера.

Рис. 108

Таблица 24

Вход		Выход
S	R	Логика		Логика
		Q		Q
0	0	неопред.		без измен.
0	1	1	0	1	0
1	0	0	0	0	1
1	1	без измен.		неопред.

Наиболее часто в цифровых микросхемах, а также в импульсных устройствах применяют D-триггеры с одним входом данных D (data) (рис. 109).

Рис. 109

D-триггер имеет четыре внешних вывода: вход данных D, тактовый (синхронизирующий) вход C, два выхода Q и . Наличие инвертора между входамиS и R исключает состояние неопределенности, т.к. на входе R формируется сигнал .

В табл. 25 даны логические состояния D-триггера. Из осциллограмм (рис. 110) видно, что при подаче в момент времени t₁ напряжения высокого уровня на вход D на выходе Q создается напряжение высокого уровня в момент действия положительного фронта такого импульса. В этом состоянии триггер остается после окончания импульса на входе D до прихода очередного тактового импульса, возвращающего триггер в состояние 0.

Таблица 25

Вход			Выход
D	C	Q
t = t1 : 0	0	0		1
t = t2 : 1	0	1		0
t = t4 : 0	1	0		1
t = t3 : 1	1	1		0

Рис. 110

Таким образом, D-триггер задерживает поступивший на его вход сигнал на время, равное периоду тактовых импульсов.

На рис. 111 показана интегральная микросхема К155ТМ2, содержащая два независимых D-триггера.

Рис. 111

У каждого триггера есть входы D, и,С и выходы Q и . Входыи- асинхронные, они работают от сигнала низкого уровня (сбрасывают состояние триггера) независимо от сигнала на тактовом входеС. Сигнал от входа D передается на выходы Q и по положительному перепаду импульса на тактовом входеС (от низкого к высокому). Чтобы триггер переключился правильно (табл. 26), уровень на входе D следует зафиксировать заранее перед приходом тактового импульса. Если на входы иодновременно подаются напряжения низкого уровня, состояния выходовQ и неопределенно. Загрузить триггер с входаD можно, если на входы иподать напряжения высокого уровня.

Таблица 26

Вход					Выход
		C	D	Q
0	1	х	х	1		0
1	0	х	х	0		1
0	0	х	х	1		1
1	1		1	1		0
1	1		0	0		1

Асинхронная установка нужного сочетания уровней на выходах получится, когда на входы иподаны взаимопротивоположные сигналы.

Если снабдить D-триггер цепью обратной связи (рис. 112), соединяющей выход Q с входом D, он станет работать как делитель частоты в 2 раза, что показано на осциллограммах.

Рис. 112

Т-триггер (toggle – переключатель) (рис. 113) выполняет функцию деления частоты тактовых импульсов, подаваемых на вход, в 2 раза.

Рис. 113

Как видно из рис. 114, триггер переключается отрицательным перепадом тактового импульса U_C.

Рис. 114

JK-триггер (универсальный триггер) имеет информационные входы J и К и синхронизирующий (тактовый) вход С (рис. 115а).

На основе JK-триггера можно получить Т-триггер (рис. 115б) и D-триггер (рис. 115в).

Рис. 115