МИНОБРНАУКИ РОССИИ
Федеральное государственное бюджетное
образовательное учреждение высшего
профессионального образования
«Ижевский государственный технический университет
имени М.Т. Калашникова»
Кафедра «Радиотехника»
Лабораторная работа №2
по курсу Цифровые устройства и микропроцессоры
«Изучение работы арифметических устройств»
Выполнили: ст. гр.
6-76-1
Зайдуллин А.А.
Проверил: Марков М.М.
Ижевск 2012
Лабораторная работа №2
Цель работы: изучить структуру и работу основных арифметических устройств: сумматоров, схем сравнения кодов, схем контроля четности, арифметика логических устройств, схем ускоренного переноса. Научиться синтезировать схемы комбинационых устройств
Ход работы.
-
Изучение работы 4-х разрядного полного сумматора (К155ИМ3, 7483А).
Сумматор – арифметическое устройство, предназначенное для складывания двоичных чисел.
Основу любого многоразрядного сумматора составляет одноразрядный полный сумматор (74LS183). Он имеет два входа сложения разрядов, один вход переноса, выход суммы и выход переноса.
По способу организации разделяют последовательные и параллельные многоразрядные сумматоры. Мы будем рассматривать параллельные сумматоры, которые в свою очередь подразделяются на:
1. Сумматоры с последовательным переносом (ИМ3);
2. Сумматоры с параллельным переносом (ИМ6). Их еще называют сумматорами с ускоренным переносом.
Рис. 1 Условно-графическое обозначение сумматора К155ИМ3
Таблица 1. Таблица истинности одноразрядного полного сумматора.
Рис. 2 Схема исследования сумматора К155ИМ3
Рис. 3 Временные диаграммы, поясняющие работу сумматора К155ИМ3
По полученной временной диаграмме построим таблицу задержек сумматора К155ИМ3
Таблица 2. Таблица задержек сумматора К155ИМ3
|
|
С0 |
А1 |
А2 |
А3 |
А4 |
В1 |
В2 |
В3 |
В4 |
|
S4 |
|
|
|
|
|
|
|
|
|
|
S0 |
|
|
|
|
|
|
|
|
|
|
S1 |
|
|
|
|
|
|
|
|
|
|
S2 |
|
|
|
|
|
|
|
|
|
|
S3 |
|
|
|
|
|
|
|
|
|
Справочные данные: время задержки распространения сигнала не более 55 нс.
Вывод: смоделированная схема работает согласно таблице истинности данного сумматора. Полученные в результате моделирования времена задержки распространения сигнала соответствуют типовым значениям для использованных при моделировании схем.