- •Часть I. Комбинационные и последовательностные цифровые устройства
- •Раздел 1 Комбинационные цифровые устройства
- •1.Основные термины и определения.
- •3.Задание логических функций с элементами структурных формул (сднф, скнф).
- •Смысловое (вербальное) описание цу
- •2.Табличное описание (представление) мажоритарного устройства
- •Мажоритарное устройство
- •3.Математическое описание мажоритарного устройства
- •4. Схемное представление мажоритарного устройства
- •5. Физическая реализация мажоритарного устройства
- •Раздел 2 Конечные автоматы (ка) с малым объемом памяти (последовательностные устройства - пцу)
- •Принцип аналого-цифрового и цифроаналогового преобразования.
- •2. Принцип аналого-цифрового преобразования
- •3. Ацп последовательного счета
- •4. Ацп с двойным интегрированием
- •5. Ацп компенсационного типа
- •6. Ацп по принципу напряжение-частота
- •7. Ацп прямого преобразования
- •Часть II: Микропроцессорные системы
- •Амосов в.В. Схемотехника и средства проектирования цифровых устройств. – сПб: бхв-Петербург, 2007г.
- •Микушин а., Сажнев а., Сединин в. Цифровые устройства и микропроцессоры. — сПб.: бхв-Петербург, 2010 г. — 832 с.
- •Структура (архитектура) однокристального восьмиразрядного микропроцессора мп580вм80
- •Принцип работа мп
- •([Fb])←(a). Из аккумулятора пересылаются данные в порт, адрес которого (fb) во 2-м байте команды (б2).
- •(В)←7Вh. В регистр в заносится 8-ми разрядная (одно байтная) константа 7Вh 16-й системы счисления
- •Режимы адресации в мп
- •Прямая адресация – код адреса в команде является исполнительным адресом обращения к памяти или устройству ввода вывода. Примеры:
- •Регистровая адресация– это адресация, при которой операнд содержится в одном из регистров мп.
- •Непосредственная адресация – это адресация, при которой операнд находится в самой команде.
- •Регистровая косвенная адресация – это адресация, при которой адрес ячейки памяти с операндом хранится в регистровой паре h-l.
- •1. Команды пересылки данных
- •Регистровая пересылка
- •Пересылка константы
- •Загрузка константы в пару регистров
- •1.4. Косвенная регистровая пересылка данных
- •Вычитание содержимого регистра из аккумулятора
- •Декрементные команды (аналогично вычитающему двоичному счетчику)
- •Инкрементные команды (аналогично суммирующему двоичному счетчику).
- •Логические операции (and, or, not, )
- •3.1. Логическое умножение содержимого аккумулятора с константой
- •Команды ввода и вывода данных.
- •Команда обращения к подпрограмме (call).
- •Команда hlt – останов выполнения программы
- •Пустая команда
- •Особенности разработки программ двоичных счетчиков
- •Алгоритм программы
- •Построение счетчиков на двух регистрах.
- •Построение программы с управляющими сигналами
- •4. Разработка программы счетчика табличным методом.
- •Алгоритм программы (основной) формирователя сигналов сложной формы
- •Программа формирователя сигналов сложной формы
- •Организация прерывания работы микропроцессоров Классификация прерываний в микропроцессоре
- •Организация прерываний в мп кр 580вм80 (симулятор Avsim85)
- •Интерфейс мп кр58вм80
- •Структура системного микроконтроллера.
- •Перспектива развития микропроцессорной техники Современные микроконтроллеры (мк). Определение и классификация микроконтроллеров.
- •Особенности построения мк avr фирмы «Atmel»
- •Память микроконтроллера
- •Особенности разработки и отладки программ для микроконтроллеров avr
- •2.1. Ассемблер
- •2.2. Формат программ на ассемблере
- •2.3. Система команд микроконтроллеров avr
- •2.4. Директивы транслятора ассемблера
- •2.5. Средства разработки программ avr – mk
Смысловое (вербальное) описание цу
Мажоритарное устройство – это КЦУ, в котором выходное значение сигнала Y определяется большинством значений входных сигналов Xi.
Примечание: мажоритарное устройство имеет только нечетное кол-во входов, поскольку четное количество входов приведет к «патовой» ситуации (неопределенности). Например, пусть КЦУ имеет 4 входа и значение сигналов на входах 0011, два сигнала со значением 1 и два сигнала со значением 0. Выходной сигнал Y не определяется.
2.Табличное описание (представление) мажоритарного устройства
на 3входа.
№наб |
X3 |
X2 |
X1 |
Y |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
2 |
0 |
1 |
0 |
0 |
3 |
0 |
1 |
1 |
1 |
4 |
1 |
0 |
0 |
0 |
5 |
1 |
0 |
1 |
1 |
6 |
1 |
1 |
0 |
1 |
7 |
1 |
1 |
1 |
1 |
Lнаб=2N
N=3, L=23=8
Мажоритарное устройство
X2 Y
X3
3.Математическое описание мажоритарного устройства
Математически работу ЦУ можно представить с использованием структурных формул алгебры логики (алгебры Буля).
Задание структурных формул в виде совершенно дизъюнктивной нормальной форме (СДНФ) и совершенно конъюнктивной нормальной форме (СКНФ).
Задание ЛФ с использованием СДНФ:
ЛФ в СДНФ представляет дизъюнкцию простых конъюнкций, количествово простых конъюнкций определяется количеством единичных наборов таблицы истинности.
Единичный набор - набор, в котором ЛФ принимает значение 1, в противном случае нулевой набор, т.е. ЛФ=0.
Каждая простая конъюнкция представляет логическое произведение всех входных Xi, при этом если Xi в данном наборе
равно 0,то записывается с инверсией.
Запишем структурную формулу в СДНФ на примере ранее рассмотренного мажоритарного устройства.
__ __ __
Y=(X3 ^ X2 ^ X1) v (X3 ^ X2 ^ X1) v (X3 ^ X2 ^ X1) v (X3 ^ X2 ^ X1)
4. Схемное представление мажоритарного устройства
Запись структурной формулы в СКНФ:
- это конъюнкция простых дизъюнкций. Количество простых конъюнкций определяется количествомнулевых наборов таблицы истинности.
Если в наборе таблицы истинности Xi =1, то Xi записывается с инверсией (инверсия), в противном случае, если Xi=0, то без инверсии.
СКНФ на примере мажоритарного узла
__ __ __
Y=(X3 v X2 v X1)^ (X3 vX2 vX1) ^ (X3 v X2v X1) ^ (X3 v X2 v X1)
Исправить!!!! X3
5. Физическая реализация мажоритарного устройства
Рассмотрим компьютерную реализацию с использованием САПР (система автоматизированного проектирования) EWB 5.12
Рассмотренные структурные формулы и их физическая реализация обладают избыточностью, т.е. можно упростить структурную функцию и, следовательно, упростить схемную реализацию, т.е. уменьшить количество логических элементов и связи между ними.
Лекция 2
Синтез комбинационно - цифровых устройств (КЦУ)
Учебные вопросы:
1. Минимизация структурных формул.
2. Синтез КЦУ
1-й учебный вопрос:
Минимизация структурных формул
Минимизация структурных формул осуществляется 2 способами:
1. Аналитический (математический) способ, который обеспечивает минимизацию структурной формулы с большим количеством аргументов Xi.
2. Табличная минимизация структурной формулы, например карты Карно. Этот способ обеспечивает минимизацию для количества аргументов
не более 5.
1) Аналитический способ анализа структурных формул.
Основные соотношения и правила алгебры Буля
Правила:
1.Перемещения:X2vX1=X1vX2 ,X2X1=X1X2
2.Поглощение: X1vX1X2=X1(1vX2)=X1
v = X2 ( X1 ) = X2
3. Правило де Моргана:
Правило де Моргана применяется для перехода от классического базиса И-ИЛИ-НЕ к базису И-НЕ (AND-NOT):
Или к базису ИЛИ-НЕ (OR-NOT):
=
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
Сокращенная запись таблицы истинности
Y(x3, x2, x1) = ∑1 3,5,6,7 ;
где 3,5,6,7 – номера единичных наборов таблицы истинности.
Вычерчиваю карту Карно, заполняю данными мажоритарного устройства и поясняю минимизацию.
Минимизация структурно формулы в СДНФ имеет вид:
Y=(X2X1) v (X3X1) v (X3X2)
Схема устройства имеет вид:
Запишем формулу в базисе АND-NOT (И-НЕ). Для этого введем два отрицания справа от знака равенства в формуле и применим правило де Моргана:
Y=(X2X1) v (X3X1) v (X3X2)
Домашнее задание: Вычертить схему мажоритарного устройства в базисе 2AND-NOT. На практике в ПЛИС используются, как правило, ЛЭ 2AND-NOT.
Обратите внимание, как использовать только ЛЭ 2AND-NOT вместо 3AND-NOT(лестничная схема включения).
Синтез сумматора по модулю 2 (устройство неравнозначности).
Логическая функция сумматора по модулю 2: Y=1, если значения входных сигналов Xi неравнозначны, и Y=0, если значения входных сигналов Xi равнозначны.
Применяется сумматора по модулю 2 в арифметических устройствах и в устройствах управления.
Таблица истинности для сумматора по модулю 2:
-
№наб.
X2
X1
Y
0
0
0
0
1
0
1
1
2
1
0
1
3
1
1
0
СДНФ:
В базисе И-НЕ (итоговая формула):
Домашнее задание: Записать формулу в СКНФ, перейти в базис 2AND-NOTи вычертить схему в базисе 2AND-NOT.
Синтез КЦУ на 4 входа и один выход с использованием карты Карно
Сокращенная запись таблицы истинности.
Опасные состязания сигналов в ЦУ
Инерционность ЛЭ приводит к тому, что выходные сигналы предыдущих ЛЭ поступают на вход после ЛЭ не одновременно. По этой причине происходят ложные срабатывания ЛЭ(ошибки).
Например, в представленной схеме на вход ЛЭ2 сигналы Y0 иX2 приходят неодновременно, так происходит задержка сигнала X1при прохождении через ЛЭ1.
Демонстрация работы схемы.
Меры борьбы: синхронизация срабатывания микросхем.
Лекция 3
Синтез КЦУ с количеством входов N и выходов M
Учебные вопросы:
1.Синтез шифратора и дешифратора
2.Синтез мультиплексора и демультиплексора.
1-й учебный вопрос: Синтез шифратора и дешифратора
Принцип синтеза КЦУ на несколько выходов заключается в следующем: КЦУ С М-выходами (М>1) и N-входами рассматривается как М- элементарное КЦУ, количество которых определяется кол-вом выходов. Каждое элементарное КЦУ имеет N-общих входов и только один Mj –выход.
Элементарное
КЦУ
№ 0
Y0
M эл. КЦУ
Элементарное
КЦУ
№ М
YM-1
Рассмотрим примеры синтеза КЦУ на N входов и М выходов.
Синтез шифратора и дешифратора
Шифратор - это КЦУ, которое преобразует N - разрядный цифровой унитарный код на входе в М- разрядный цифровой код на выходе.
Унитарный ко д - код, в котором только в одном из разрядов 1,а остальные 0(или наоборот).
Рассмотрим пример синтеза шифратора, у которого 8 входов и 3 выхода (Шифратор и дешифратор- преобразователи кода из одной разрядности в другую).
№ |
X7 |
X6 |
X5 |
X4 |
X3 |
X2 |
X1 |
X0 |
Y2 |
Y1 |
Y0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
2 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
3 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
4 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
5 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
6 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
7 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
СДНФ:
Y0=X1 v X3 v X5 v X7
Y1=X2 v X3 v X6 v X7
Y2=X4 v X5 v X6 v X7
УГО шифратора:
Схема шифратора:
Структурная схема шифратора в базисе И-НЕ (AND-NOT):
Применим правило де Моргана для перехода в базис AND-NOT
Y0=X1 v X3 v X5 v X7=
Y1=X2 v X3 v X6 v X7=
Y2=X4 v X5 v X6 v X7=
Домашнее задание: Вычертить схему самостоятельно.
Синтез дешифратора
Дешифратор - это КЦУ, которое преобразует двоичный цифровой код на входе в унитарный цифровой код на выходе.
Рассмотрим пример дешифратора, у которого на входе 3-х разрядный цифровой код, а на выходе 8-разрядный унитарный цифровой код.
№ |
Х2 |
Х1 |
X0 |
Y7 |
Y6 |
Y5 |
Y4 |
Y3 |
Y2 |
Y1 |
Y0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
2 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
3 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
4 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
5 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
6 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
7 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
УГО дешифратора
Запись структурной схемы дешифратора в базисе AND-NOT
Применим два отрицания справа от знака равенства и получим формулы
вида:
Синтез мультиплексора
Мультиплексор – КЦУ, предназначенное для поочередной передачи на один выход одного из Nвходных сигналов, т.е. для мультиплексирования (объединения – multiplexer).Управление работой мультиплексора (выбор номера канала) осуществляется с помощью входного кода адреса. Например, для 4-х канального мультиплексора (4 входа и один выход) необходим 2-х разрядный управляющий (адресный) код, а для 16-ти канального 4-х разрядный
Рассмотрим синтез мультиплексора на 4 входа и 1 выход (MS 4/1)
Таблица переключений:
№ |
D3 |
D2 |
D1 |
D0 |
A1 |
A0 |
Y |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
2 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
3 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
Схема мультиплексора имеет вид (в формуле и схеме демультиплексора допущена ошибка!!!)
УГО мультиплкексора
Демультиплексор (разъединитель сигналов-каналов)
Демультиплексор (DMS) осуществляет выдачу на выходе сигнала одного из информационных каналов в зависимости от содержания адреса
Таблица переключений демультиплексора (DMS 1/4):
№ |
X |
A1 |
A0 |
D3 |
D2 |
D1 |
D0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
2 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
3 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |