Скачиваний:
112
Добавлен:
16.07.2022
Размер:
6.4 Mб
Скачать

Приложение в. Rtl-диаграммы подмодулей модулей сопряжения

Рисунок В.1 – Подмодуль eth_service

Рисунок В.2 – Подмодуль eth_read

Рисунок В.3 – Подмодуль eth_write

Приложение г. Подробные результаты моделирования модуля сопряжения с Link

Рисунок Г.1 – Начало моделирования

Рисунок Г.2 – Появление первого квадрослова на FPGA-приемнике

Рисунок Г.3 – Начало выдачи квадрослов на имитации DSP-приемника

Рисунок Г.4 – Конец приема FPGA-приемника

Рисунок Г.5 – конец приема имитации DSP-приемника

Приложение д. Назначение контактов модуля сопряжения с Link

Таблица Д.1 – Назначение контактов модуля сопряжения с Link

Контакт разъема

Цепь на схеме

Номер pin ПЛИС

Сигнал Verilog

Сигнал

J10.1

GPIO0

L13

J10.2

GPIO1

L16

DI[3]

DI 3 n

J10.3

GPIO2

L15

gpio[2]

DI 3 p

J10.4

GPIO3

K16

J10.5

GPIO4

P16

CLKI

CLKI n

J10.6

GPIO5

R16

gpio[5]

CLKI p

J10.7

GPIO6

N16

CLKO

CLKO n

J10.8

GPIO7

N15

gpio[7]

CLKO p

J10.9

GPIO8

N14

J10.10

GPIO9

P15

J10.11

VCC_5V_GPIO

---

J10.12

GND

---

J10.13

GPIO10

N8

gpio[10]

ACKO

ACKO

J10.14

GPIO11

P8

gpio[11]

ACKI

ACKI

J10.15

GPIO12

M8

gpio[12]

BCMPI

BCMPI

J10.16

GPIO13

L8

BCMPO

BCMPO

J10.17

GPIO14

R7

gpio[14]

DO[0]

DO 0 p

J10.18

GPIO15

T7

gpio[13]

DO 0 n

J10.19

GPIO16

L7

J10.20

GPIO17

M7

J10.21

GPIO18

R6

gpio[18]

DO[1]

DO 1 p

J10.22

GPIO19

T6

DO 1 n

J10.23

GPIO20

T2

J10.24

GPIO21

M6

J10.25

GPIO22

R5

gpio[22]

DO[2]

DO 2 p

J10.26

GPIO23

T5

DO 2 n

J10.27

GPIO24

N5

gpio[24]

DO[3]

DO 3 p

J10.28

GPIO25

N6

DO 3 n

J10.29

VCC_3.3V

---

J10.30

GND

---

J10.31

GPIO26

R4

J10.32

GPIO27

T4

J10.33

GPIO28

N3

gpio[28]

DI[0]

DI 0 p

J10.34

GPIO29

P3

DI 0 n

J10.35

GPIO30

R3

gpio[30]

DI[1]

DI 1 p

J10.36

GPIO31

T3

DI 1 n

J10.37

GPIO32

P6

J10.38

GPIO33

P2

gpio[33]

DI[2]

DI 2 p

J10.39

GPIO34

P1

DI 2 n

J10.40

GPIO35

R1