- •Введение
- •Описание автомата по исходным данным
- •Построение графа переходов и первичной таблицы переходов (тп)
- •Объединение строк таблицы переходов
- •Нахождение максимального подмножества совместимых строк (мпсс тп)
- •Составление таблицы включений
- •Решение задачи покрытия
- •Нахождение минимального множества таблицы покрытия
- •Построение минимизированной таблицы переходов
- •Перенумерация строк минимизированной тп
- •Блок – схема синхронного автомата
- •Кодирование строк таблицы переходов
- •Определение необходимого числа элементов памяти
- •Кодированные таблица переходов и таблица выходов
- •Реализация автомата в базисе {и, или, не, Триггер}
- •Карты Карно и минимизированные фал
- •Функциональная схема автомата
- •Список использованной литературы
Функциональная схема автомата
Построение структурной схемы автомата (рис. 9) осуществляется результатам минимизаций функций по картам Карно. Схема состоит из четырех блоков:
СС – схема синхронизации, обеспечивает синхронизацию поступления входных сигналов;
ЛП – логический преобразователь, реализует функции включения внутренних элементов памяти;
БП – блок памяти, производит задержку сигналов Y на время t, для чего используется RS – триггер;
ВП – выходной преобразователь, реализует выходные функции Z.
Схема реализуется на RS – триггерах. RS – триггер имеет три входа: R, S, C. Вход S служит для установки триггера в состояние 1, вход R – для установки в состояние 0. При этом одновременная подача сигналов на оба входа триггера запрещена (R=0, S=0). Вход C служит для синхронизации работы триггеров.
Рис. 9 – Схема синхронного автомата на RS – триггерах
Реализация автомата на микросхемах
Выбор типа микросхем
Для реализации автомата были выбраны интегральные микросхемы серии: К144 с типом логики МОП – структуры (р – каиал); Л155 и К155 с типом логики ТТЛ; К555 с типом логики ТТЛШ; К561 с типом логики НСТЛМ.
Реализация функций алгебры логики на микросхемах
На рисунках 10, 11 представлены выбранные микросхемы, реализующие все входящие в автомат функции алгебры логики.
Рис. 10 – Генератор
Рис. 11 – Микросхемы
Принципиальная схема автомата на микросхемах
Рис. 12 – Реализация синхронного автомата на микросхемах
Спецификация микросхем
Спецификация микросхем представлена в таблице 11.
Таблица 11 – Спецификация микросхем
Номер строки |
Наименование |
Обозначение на схеме |
Реализуемая функция |
Количество |
1 |
К555ЛН1 |
DD1 |
6 логических элемента НЕ |
2 |
2 |
К555ЛИ1 |
DD2 |
4 логических элемента 2И |
4 |
3 |
К144ЛИ3 |
DD3 |
3 логических элемента 3И |
4 |
4 |
Л155ЛИ6 |
DD4 |
2 логических элемента 4И |
3 |
5 |
К155ЛЛ1 |
DD5 |
4 логических элемента 2ИЛИ |
5 |
6 |
К561ТР2 |
DD6 |
4 RS – триггера |
2 |
7 |
К555ТЛ2 |
DD7 |
Генератор |
1 |
Список использованной литературы
Сапожников Вл. В. «Теория дискретных устройств железнодорожной автоматики, телемеханики и связи» / Вл. В. Сапожников, В. В. Сапожников, Ю. А. Кравцов. – М.: УМК МПС РФ, 2001. – 312 с.
Тарабрин Б. В. «Интегральные микросхемы: справочник» / Б. В. Тарабрин, Л. Р. Лунин, Ю. Н. Смирнов и др. 2-е изд., испр.– М.: Энергоатомиздат, 1983. – 528 с.