ФЕДЕРАЛЬНОЕ АГЕНТСТВО ЖЕЛЕЗНОДОРОЖНОГО ТРАНСПОРТА

Федеральное государственное бюджетное образовательное учреждение высшего образования

«Петербургский государственный университет путей сообщения

Императора Александра I»

(ФГБОУ ВО ПГУПС)

Факультет «Автоматизация и интеллектуальные технологии»

Кафедра «Автоматика и телемеханика на железных дорогах»

КУРСОВОЙ ПРОЕКТ

по дисциплине

«Теория дискретных устройств»

ТЕМА РАБОТЫ

«Синтез синхронных автоматов по заданной временной вход-выходной последовательности»

Выполнил:

Обучающийся группы АР – 609	________________ Подпись, дата	Г. К. Капустин И.О. Фамилия
Исправить замечания:_____________________ _________________________________________	________________ Подпись, дата	доц., Т.А. Тележенко уч. звание, И.О. Фамилия
Защита: ________________ Зачтено/не зачтено	________________ Подпись, дата	доц., Т.А. Тележенко уч. звание, И.О. Фамилия

Санкт-Петербург

2018

ФЕДЕРАЛЬНОЕ АГЕНТСТВО ЖЕЛЕЗНОДОРОЖНОГО ТРАНСПОРТА

Федеральное государственное бюджетное образовательное учреждение высшего образования

«Петербургский государственный университет путей сообщения

Императора Александра I»

(ФГБОУ ВО ПГУПС)

Факультет «Автоматизация и интеллектуальные технологии»

Кафедра «Автоматика и телемеханика на железных дорогах»

Задание на курсовой проект

по дисциплине

«Теория дискретных устройств»

Тема: «Синтез синхронных автоматов по заданной временной вход-выходной последовательности»

Исходные данные:

Построение синхронного дискретного устройства на основании расчета варианта по методике, приведенного в методическом указании для курсового проектирования.

Содержание:

Введение

1. Описание автомата по исходным данным.

2. Построение графа переходов и первичной таблицы переходов (ТП).

3. Объединение строк таблицы переходов.

1. Нахождение максимального подмножества совместимых строк (МПСС ТП).

2. Составление таблицы включений.

3. Решение задачи покрытия.

4. Нахождение минимального множества таблицы покрытия.

5. Построение минимизированной таблицы переходов.

6. Перенумерация строк минимизированной ТП.

3. Блок – схема синхронного автомата.

4. Кодирование строк таблицы переходов.

   1. Определение необходимого числа элементов памяти.

   2. Кодированные таблица переходов и таблица выходов.

5. Реализация автомата в базисе {И, ИЛИ, НЕ, Триггер}.

   1. Таблицы истинности управления триггерами по входам и и выходных функций .

   2. Карты Карно и минимизированные ФАЛ.

   3. Функциональная схема автомата.

6. Реализация автомата на микросхемах.

   1. Выбор типа микросхем.

   2. Реализация функций алгебры логики на микросхемах.

   3. Спецификация микросхем.

Список использованной литературы

Список графического материала:

1. Условное обозначение, схема синхронного RS-триггера и временная диаграмма его работы.

2. Исходная временная вход – выходная последовательность.

3. Вход – выходные временные последовательности и временные диаграммы к ним.

4. Нумерация состояний.

5. Граф переходов.

6. Первичная таблица переходов.

7. Таблица покрытий.

8. Минимизированная таблица переходов.

9. Таблица переходов после перенумерации.

10. Блок-схема синхронного автомата.

11. Кодирование состояний.

12. Кодированная таблица переходов.

13. Кодированная таблица выходов.

14. Функция и функция .

15. Таблица истинности функций включения и триггеров.

16. Карты Карно.

17. Схема синхронного автомата на RS – триггерах.

18. Микросхемы.

19. Генератор.

20. Реализация синхронного автомата на микросхемах.

21. Спецификация микросхем.

________________ Подпись, дата

доц., Т.А. Тележенко уч. звание, И.О. Фамилия

Задание выдал руководитель:

________________ Подпись, дата

Г. К. Капустин И.О. Фамилия

Задание принял к исполнению:

Группа _____________

Оценочный лист

№ п/п	Материалы необходимые для оценки знаний, умений и навыков	Показатель оценивания	Критерии оценивания	Шкала оценивания
1	Пояснительная записка к курсовому проекту	Правильность выполненных расчетов и выводов	Все принятые решения обоснованы	30
			Принятые решения частично обоснованы	10
			Принятые решения не обоснованы	0
		Соответствие полученных зависимостей в пояснительной записке	Соответствует	20
			Не соответствует	0
		Оформление пояснительной записки и графического материала	Соответствует требованиям ГОСТ	10
			Не соответствует требованиям ГОСТ	0
		Срок выполнения проекта	Выполнение в срок	10
			Выполнение с опозданием на 1 неделю и более	0
ИТОГО максимальное количество баллов				70

Вид контроля	Материалы, необходимые для оценивания	Максимальное количество баллов в процессе оценивания	Процедура оценивания
Текущий контроль	Курсовой проект	70	Количество баллов определяется в соответствии с таблицей 7 Допуск к защите курсового проекта ˃ 45 баллов
Промежуточная аттестация	Защита курсового проекта	30	- получены полные ответы на вопросы – 20-30 баллов; - получены достаточно полные ответы на вопросы – 17-22 баллов; - получены неполные ответы на вопросы или часть вопросов – 10-16 баллов; - не получены ответы на вопросы или вопросы не раскрыты – 0 баллов.
Итоговая оценка	«Отлично» - 86-100 баллов «Хорошо» - 75-85 баллов «Удовлетворительно» - 60-74 баллов «Неудовлетворительно» - менее 59 баллов (вкл.)

Содержание

Введение 5

1. Описание автомата по исходным данным 8

2. Построение графа переходов и первичной таблицы переходов (ТП) 9

3. Объединение строк таблицы переходов 11

3.1. Нахождение максимального подмножества совместимых строк (МПСС ТП) 11

3.2. Составление таблицы включений 12

3.3. Решение задачи покрытия 12

3.4. Нахождение минимального множества таблицы покрытия 12

3.5. Построение минимизированной таблицы переходов 13

3.6. Перенумерация строк минимизированной ТП 13

4. Блок – схема синхронного автомата 14

5. Кодирование строк таблицы переходов 15

5.1. Определение необходимого числа элементов памяти 15

5.2. Кодированные таблица переходов и таблица выходов 15

6. Реализация автомата в базисе {И, ИЛИ, НЕ, Триггер} 17

6.1. Таблицы истинности управления триггерами по входам и , и выходных функций 17

6.2. Карты Карно и минимизированные ФАЛ 18

6.3. Функциональная схема автомата 21

22

7. Реализация автомата на микросхемах 23

7.1. Выбор типа микросхем 23

7.2. Реализация функций алгебры логики на микросхемах 23

7.3. Принципиальная схема автомата на микросхемах 23

7.4. Спецификация микросхем 25

Список использованной литературы 26

Введение

Особенность синхронного дискретного устройства состоит в необходимости обеспечения синхронизации сигналов при его схемной реализации.

Для синтеза синхронных дискретных устройств используют синхронные (тактируемые) RS-триггеры, имеющие по сравнению с асинхронными вход C, который называют синхронизирующими или тактовыми (рис.1).

б)

в)

а)

Рис. 1 – Условное обозначение (а), схема синхронного RS-триггера (б) и временная диаграмма его работы (в)

На вход C поступают синхроимпульсы. Сигналы на входы R и S могут приходить в любой момент времени, однако триггер переключается только в моменты времени, определяемые синхроимпульсами. Логика работы RS-триггера задается уравнением .

В курсовом проекте рассматривается синтез синхронного автомата на RS-триггерах по заданной временной вход-выходной последовательности.

Рис. 2 – Исходная временная вход – выходная последовательность

Необходимо выполнить:

• вход-выходные временные диаграммы;

• граф переходов и первичную таблицу переходов;

• произвести минимизацию таблицы переходов;

• кодирование строк таблицы переходов;

• реализацию автомата в базисе;

• функциональную схему автомата;

• реализацию автомата на микросхемах.

1. Описание автомата по исходным данным

Требуется построить схему, имеющую два входа и два выхода . Схема должна реализовать три циклические последовательности сигналов. Все последовательности имеют одно и то же исходное состояние на интервале времени . Последовательности могут сменять друг друга в произвольном порядке.

Рис. 3 – Вход – выходные временные последовательности и временные диаграммы к ним

2. Построение графа переходов и первичной таблицы переходов (тп)

Первым этапом построения графа переходов и первичной таблицы переходов является нумерация состояний по исходным данным.

Анализируя временные диаграммы (рис.3), следует пронумеровать состояния схемы, используя два правила:

1. Вводится начальное устойчивое состояние, соответствующее интервалу времени , когда ;

2. Для каждого последующего такта вводится новое устойчивое состояние (рис.4).

Рис. 4 – Нумерация состояний

Построим граф переходов (рис. 5).

Для начала вводятся обозначения: вершина графа представляет собой круг, поделенный по диаметру пополам горизонтальной чертой, над чертой пишутся номера состояний, под чертой – значения выходов. Дуги графа – все возможные переходы из данного состояния в другое, включая устойчивые состояния.

Рис. 5 – Граф переходов

Построим первичную таблицу переходов.

Таблица 1 – Первичная таблица переходов

S
	00	01	10	11
1	(1), 00	2, 01	~	10, 10
2	~	(2), 01	6, 00	3, 00
3	~	~	4, 10	(3), 00
4	~	5, 01	(4), 10	~
5	1, 00	(5), 01	~	~
6	~	7, 10	(6), 00	~
7	8, 10	(7), 10	~	~
8	(8), 10	~	~	9, 11
9	1, 00	~	~	(9), 11
10	~	11, 01	~	(10), 10
11	12, 11	(11), 01	~	~
12	(12), 11	~	~	13, 10
13	1, 00	~	~	(13), 10