Электроника

41

Рисунок 34

подаются некоторые 0 и 1, образующие адрес (номер) двоичного числа, которое нужно извлечь или записать в память. Хранящееся в памяти

двоичное число при считывании появляется на шине данных х0, х1, х2, …хm. Если в местах пересечений проводников соединений нет, напряжение высокого уровня от источника питания через сопротивления R поступает на

проводники шины данных х0, х1, х2, …хm. В этом случае х0=х1= х2=…=хm= 1. Если, например, в точках А и В есть соединения, то значения х0 и х2 будут зависеть от того, чему равно значение а0 и а1. Например, при а0 = 1 значение х0 останется равным единице. При а1 = 0 напряжение низкого уровня через соединение в узле В поступает на проводник шины данных, и поэтому х2 = 0.

Таким образом, записанное в память число х0, х1, х2, … хm зависит от

адреса а0, а1, а2, … an и от наличия соединений в местах пересечений проводников. Максимальное количество записанных в память чисел равно количеству возможных адресов 2n (адресное пространство). Разрядность

записанных чисел определяется разрядностью шины данных, т.е. равна m. Число возможных состояний матричной памяти равно числу пересечений. Поэтому потенциально объём информации в матричной памяти может достигать m • n бит.

42

На самом деле максимальный объём памяти определяется типом ячеек памяти и организацией доступа к ним. Так, простые соединения в точках пересечения делают некоторые адреса неоднозначными, что уменьшает максимальный объём памяти. Например, в схеме рис. 34 при а0 = 1, независимо от значений а1, а2… аn, всегда х0 = 1, т.е. целый ряд адресов содержит одинаковые данные. Способы решения этой проблемы исключительно разнообразны. Один из простейших вариантов заключается в помещении в точки пересечения диодов вместо простых соединений. В этом случае при а0 = 1 значения х0 остаются зависимыми от наличия других соединений на первом проводнике шины данных.

В качестве примера рассмотрим компьютеры с 28-разрядным и с 36-разрядным адресным пространством (n=32 и n=36). Если компьютеры работают с 64-разрядными обрабатываемыми числами (m=64), при полном использовании адресного пространства в первом случае максимальный возможный объём адресуемой памяти составит

m • 2n = 64 • 228 = 4096 Гбит = 524 Мбайт,

во втором случае

m • 2n = 64 • 236 = 32768 Гбит = 4096 Гбайт.

4.8. Ячейки памяти ИС запоминающих устройств

Простейшей возможностью записи информации в матричное ЗУ является изготовление в местах пересечений проводников пережигаемых перемычек (рис. 35).

Рисунок 35

43

Они выполняются в виде предельно тонкого проводника, изготовленного напылением на поверхность подложки. При программировании (прошивке) такого ЗУ в соединительные цепочки подаётся ток, достаточный для теплового разрушения, пережигания перемычки. Если ток не подаётся, перемычка остаётся и обеспечивает соединение. Поскольку восстановить разрушенные перемычки нельзя, информацию в таком ЗУ обновить нельзя,

т.е. это постоянное запоминающее устройство (ПЗУ). Информация в нём сохраняется независимо от подачи энергии, поэтому такое ПЗУ

энергонезависимое.

В оперативных ЗУ (ОЗУ) процессы записи и считывания должны быть предельно быстрыми. Наибольшее быстродействие ОЗУ обеспечивается при использовании бистабильных ячеек. На рис. 36 показана схема простейшей бистабильной ячейки на n-канальных МДП транзисторах. Здесь Т1 и Т2 – основные транзисторы ячейки, Т3 и Т4 выполняют функцию МДП резисторов. Т5 открывает доступ к ячейке. При управляющем напряжении Uупр больше порогового напряжения Т5 он открывается, что делает возможным режим считывания или записи. Когда Т5 закрыт, обеспечивается режим хранения.

Рисунок 36

Работа бистабильной ячейки основывается на использовании

положительной обратной связи (ПОС).

Пусть, например, в исходном состоянии Т1 закрыт, а Т2 открыт. При подаче через Т5 короткого положительного импульса (логической единицы) Т1 откроется, появившийся в нем ток создаст на Т3 значительное падение напряжения. В результате напряжение сток-исток Т1 резко упадёт. Это напряжение одновременно является напряжением затвор-исток Т2. Поэтому Т2 закроется, его напряжение сток-исток резко возрастёт. Большое напряжение на выходе ячейки означает, что в неё записана логическая

44

единица. Таким образом, начатое внешним воздействием изменение состояния схемы поддерживается обоими её транзисторами. Этот процесс завершается изменением состояния на противоположное (Т1 открыт, Т2 закрыт). На выходе ячейки установится большое, т.е. единичное напряжение.

Как исходное, так и установившееся состояния являются абсолютно устойчивыми, чем обеспечивается хранение записанной информации. Изменить состояние можно будет только подачей в ячейку напряжения (записью нуля или единицы). Благодаря ПОС процессы изменения состояния происходят очень быстро.

Функцию соединения (ячейки) в матричных ЗУ могут выполнять самые разные элементы – диоды, транзисторы, схемотехнические узлы на транзисторах. Все они должны обладать двумя устойчивыми электрическими состояниями, например открытым и закрытым в диодах и транзисторах.

4.9. SSD память

Применявшиеся несколько десятков лет устройства памяти на основе магнитных (HDD) и оптических (CD, DVD) дисков быстро вытесняются полупроводниковыми ИС памяти, изготовленными на основе полупроводниковой интегральной технологии (Solid State Drive, SSD). Отличительными особенностями SSD накопителей являются:

-быстро растущий объем (10 Тб в 2018 году);

-быстро снижающаяся себестоимость;

-высокая надёжность;

-высокое быстродействие;

-малые масса и габариты.

По всем этим важнейшим параметрам SSD память уже многократно превосходит или «догоняет» дисковую память.

Основным типом ячейки памяти в SSD является МДП транзистор с плавающим затвором и различные варианты его конструкции. Основным вариантом объединения ячеек является матричная организация.

Плотность компоновки ячеек SSD позволяет многократно увеличить принцип их многослойного размещения, при котором двумерные, плоские матрицы располагаются одна над другой. Уже существуют 16-слойные накопители (2018 год). Технологию изготовления таких ИС уже нельзя называть планарной – наиболее подходящим её названием, по-видимому, будет «3D ИС».

Для SSD накопителей характерно значительное разнообразие вариантов конструкции и схем управления. В любом случае необходима система управления - контроллер, изготавливаемый непосредственно в ИС накопителях.

45

Размещение в SSD накопителе миниатюрной батареи позволяет создавать энергонезависимые накопители на основе комплементарных МДП транзисторов. Такой подход используется в так называемых «флешках» и картах памяти.

5. АНАЛОГОВЫЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ

5.1. Особенности схемотехники аналоговых ИС

Основной особенностью схемотехники аналоговых ИС (АИС) является использование аналоговых сигналов, описывающихся непрерывными функциями времени. У аналоговых устройств в каждый момент времени должно выполняться строгое соответствие между входным и выходным сигналами. Например, в аудиоусилителе выходной сигнал пропорционален входному сигналу, и нарушение этого соответствия воспринимается как искажение сигнала, вплоть до полной потери его разборчивости. Единственный режим транзисторов и других усилительных приборов, в котором аналоговое соответствие мгновенных значений сигналов возможно, это активный (усилительный) режим. Но и в этом режиме аналоговые сигналы подвергаются искажениям из-за нелинейности элементов, помех, изменения температуры и питающих напряжений и других дестабилизирующих факторов. Именно поэтому аналоговая электроника почти полностью вытеснена цифровой, сигналам которой свойственна высокая устойчивость к действию дестабилизирующих факторов (рис. 16).

Указанная особенность заставляет применять в АИС исключительные меры по стабилизации напряжений, токов и режимов транзисторов. Так, в типичной АИС – операционном усилителе только 10 – 20% транзисторов выполняют основную функцию – усиление сигнала. Остальные транзисторы обеспечивают стабильность режимов и выполняют другие вспомогательные функции.

Как и в ЦИС, в АИС практически не применяются L, C, R и другие элементы, «неудобные» для изготовления по интегральной технологии.

В АИС широко используется сильная корреляция параметров интегральных элементов, которая позволяет снизить влияние отклонения параметров элементов от номинальных значений.

Специфика АИС предопределила применение только нескольких типов хорошо зарекомендовавших себя узлов:

-генератор стабильного тока;

-токовое зеркало;

-цепь сдвига уровня;

-дифференциальный усилительный каскад.

46

5.2. Генератор стабильного тока

Стабилизация напряжения сравнительно просто осуществляется при использовании электрического пробоя p-n-перехода (стабилитрон). В таком состоянии напряжение на переходе остаётся практически неизменным даже при больших изменениях тока.

Более сложной задачей является стабилизация тока. Если стабильное напряжение обеспечивается элементами с вертикальной ВАХ (участок пробоя), то для стабилизации тока нужны элементы с горизонтальными ВАХ. Протяженными, почти горизонтальными участками ВАХ обладают выходные характеристики биполярного и МДП транзистора (рис. 37).

Рисунок 37

Поэтому основным типом генератора стабильного тока (ГСТ) являются БТ или МДП транзисторы, включённые последовательно с цепью, в которой нужно стабилизировать ток (стабилизируемая цепь (СЦ) на рис. 38а,б,в). Величина стабилизируемого тока I0 определяется режимом транзистора ГСТ, который задаётся входным током Iб0 в схеме с БТ или входным напряжением Uзи0 в схеме с МДП транзистором. На рис. 38в представлена простейшая схема задания режима ГСТ. Здесь R1, R2, R3 определяют входной ток БТ, а диод D компенсирует температурные изменения режима.

47

Рисунок 38

5.3.Токовое зеркало

ВАИС нередко возникает задача создания одинаковых или пропорциональных друг другу токов сразу в нескольких стабилизируемых цепях (СЦ) (рис. 39). Её решением является применение схемы «токовое зеркало».

Рисунок 39

48

В такой схеме необходимое значение I0 задается сопротивлением R. При этом у Т1 установится некоторое напряжение Uбэ0. Так как все транзисторы схемы соединены участками база-эмиттер параллельно, такое же напряжение Uбэ0 установится у всех транзисторов схемы. Если транзисторы одинаковые, что легко обеспечивается при интегральной технологии изготовления, одинаковые режимы одинаковых транзисторов приведут к равенству токов всех СЦ требуемой величине I0. Таким образом, режимы «ведомых» транзисторов Т2, Т3, Т4… повторяют, «отражают» режим ведущего транзистора Т1. С этим и связано происхождение названия схемы.

Если необходимо неединичное отношение n токов ведущего и ведомого транзисторов, их изготавливают неодинаковыми. При этом изменяют только площадь эмиттерного перехода БТ, что не приводит к усложнению изготовления ИС. Поскольку ток инжекции и выходной ток БТ пропорциональны площади эмиттерного перехода Sэ, у любого ведомого БТ, например у Тn, можно получить ток nI0, где n = Sэn / Sэ1.

Аналогичные схемы применяются в МДП ИС.

5.4. Цепь сдвига уровня

АИС, как правило, имеют многокаскадную структуру. Включение усилительных каскадов один за другим позволяет получить любой желаемый коэффициент усиления:

Непосредственное подключение выхода одного каскада к входу следующего невозможно: постоянное (режимное) выходное напряжение каскадов, как правило, намного выше входного напряжения. Поэтому для соединения каскадов необходима некоторая цепь, отвечающая следующим требованиям:

1) постоянные (режимные) напряжения на входе и выходе могут отличаться на любую желаемую величину. В типичном случае это отличие может составлять несколько Вольт;

2) переменное напряжение (сигнал) должно передаваться от каскада к каскаду с возможно меньшим затуханием.

Такая цепь получила название цепь сдвига уровня, ЦСУ. Её включение показано на рис. 40.

На рис. 41 представлена типичная ЦСУ в АИС на биполярных транзисторах. Здесь цепочка диодов D1, D2, … Dn создаёт необходимый сдвиг уровня. Напряжение на переходах диодов – прямое, поэтому все они

50

открыты. Напряжение U* на каждом из них составляет около 0,6…0,7 В. Ещё одно такое же напряжение возникает на открытом эмиттерном переходе вспомагательного транзистора Т. Поэтому полная разность напряжений на входе и выходе ЦСУ составляет (n+1)∙U* Вольт. Этот сдвиг можно изменять, изменяя количество диодов.

Такая схема отвечает и второму условию. Так как все p-n-переходы ЦСУ открыты, они обладают малым дифференциальным сопротивлением (сопротивлением переменному току, т.е. сигналу).

5.5. Дифференциальный усилительный каскад

Для усиления сигналов в АИС, как правило, применяются не одиночные транзисторы, а дифференциальные усилительные каскады (ДУ).

Схема простейшего ДУ на биполярных транзисторах изображена на рис. 42.

Рисунок 42

Блародаря интегральной технологии, параметры элементов ДУ практически одинаковы. При одинаковых входных напряжениях токи транзисторов равны, падения напряжения на резисторах также равны и поэтому Uвых = 0. Если Uвх1 ≠ Uвх2, токи плеч неодинаковы и появляется некоторое Uвых ≠ 0. В общем случае