2.7. Заключительные замечания о методах анализа

ТЕСТОПРИГОДНОСТИ

В главе был рассмотрен метод анализа тестопригодности, основанный на понятиях управляемости и наблюдаемости узлов схемы и их количественной оценки. По необходимости такой метод анализа может давать только грубые оценки, так как в действительности единственно реальной мерой тестопригодности являются затраты на генерацию соответствующего множества тестов для схемы. Отсюда следует основной вопрос: имеет ли какое-нибудь реальное значение методика анализа, подобная САМЕLОТ? Автор полагает, что ответом на этот вопрос может быть «да» при условии, что пользователь понимает теоретические ограничения подхода. Эта точка зрения подтверждается возрастающим числом компаний, использующих в настоящее время программы анализа тестопригодности, среди которых, например, система САМЕLОТ как часть процесса проектирования. Сами по себе значения СY, ОY и ТY узлов схемы, вычисляемые системой САМЕLОТ, содержат очень мало информации. Однако их сравнительный анализ дает существенный результат. Узлом, у которого СY=0,4, управлять не так легко (по крайней мере одним логическим уровнем), как в той же схеме другим узлом, у которого СY=0,8. Аналогично если в разрабатываемую схему внесены изменения, в результате которых значение общей тестопригодности схемы увеличилось, скажем, с 0,5 до 0,7, то процент возрастания тестопригодности (40%) является полезной количественной оценкой модификации схемы. Эта оценка может быть противопоставлена другому стоимостному критерию, такому, как стоимость дополнительных аппаратурных затрат или первичных входов и выходов.

Другим существенным достоинством систем анализа тестопригодности, таких, как САМЕLОТ, является возможность их использования для учебных целей. Анализ результатов оценок параметров тестопригодности, генерируемых системой САМЕLОТ, фокусирует внимание разработчика на узлах схемы с низкими значениями управляемости и наблюдаемости. В этом случае разработчик схемы начинает сознавать те возможные трудности, которые будут появляться при генерации тестов, и может упростить решение этой проблемы путем модификации разработанной схемы, прежде чем она будет реализована на кристалле или печатной плате. Выполняя этот процесс, разработчик знакомится с наиболее важными для практики аспектами тестопригодности, и таким путем его осведомленность в области проектирования тестопригодных схем повышается. Это, несомненно, одна из конечных целей любой методики проектирования тестопригодных схем.

3. Методы структурного проектирования

И САМОТЕСТИРОВАНИЯ

В области логического проектирования существует множество предложений, направленных на создание тестопригодных устройств. Многие методы, основанные на этих предложениях, либо применимы только к проектированию комбинационных схем, либо имеют существенные недостатки, обусловленные необходимостью введения дополнительных первичных входов, выходов и вентилей. Тем не менее в настоящей главе описываются некоторые из этих методов, которые на протяжении длительного времени проявили свою «жизнеспособность» в практике логического проектирования. В частности, в этой главе обсуждается основной принцип методов структурного тестопригодного проектирования схем: сканирование входных и выходных данных» или просто «сканирование».

Вначале методы сканирования развивались и внедрялись в основном фирмами, производящими электронные системы и имеющими возможность производства ИС, а не собственно производителями ИС. В результате каждая фирма внедряла свои собственные варианты методов сканирования, а стоимость их реализации на уровне печатной платы с использованием стандартных серийных микросхем оказалась слишком высокой.

Сейчас ситуация изменяется. Прежде всего все больше и больше разработчиков могут влиять на принятие решения и даже настаивать на своем способе реализации схемы в кристалле в виде заказной БИС и вентильной матрицы. Этим разработчикам необходимо знать о методе сканирования, его принципах, достоинствах и недостатках. К тому же производители ИС приступили к производству стандартных микросхем со встроенными средствами сканирования. Это – микросхема Am 29818 последовательного теневого регистра, которая производится фирмой АМD). Более подробно Am 29818 рассматривается в разделе 5.1.

В настоящей главе представлено описание трех вариантов реализации методов сканирования: сканируемого пути (Sсап Path), сканирования с произвольным доступом (Random Access Scan), сканирования, чувствительного к уровню тактового сигнала (LSSD – Level Sensitive Scan Design). Каждый из этих методов разрабатывался крупными компаниями, в частности, метод LSSD, разработанный фирмой IBM, привлек внимание многих специалистов.

Имеется также четвертый, менее строгий метод, называемый «сканирование-установка», который описан в разделе 5.1. В отличие, например, от метода LSSD метод сканирования-остановки меньше зависит от типа используемых триггеров и более приточен для общего применения. В связи с этим обсуждение этого метода отложим до главы 5.

Глава завершается анализом роли самотестирования и описанием основ метода сигнатурного анализа. Перед этим рассматривается метод встроенного поблочного диагностирования логических схем (BILBO), более высокая сложность которого определяется тем, что в нем сочетается принцип сканирования с возможностями самотестирования.