Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
cmpu.docx
Скачиваний:
9
Добавлен:
09.02.2015
Размер:
528.84 Кб
Скачать

Лабораторная работа 3.

  1. Анализ состояния входов порта Р3.

  1. С 2-мя портами

ORG

4000H

M0:

JB

P3.3,M1

INC

30H

M1:

JB

P3.2,M2

DEC

30H

M2:

MOV

A,30H

CALL

DSEC

CALL

CRLF

CALL

ACCDEC

JMP

M0

RET

END

  1. Модифицированная.

ORG

4000H

M0:

JB

P3.3,M1

; если 1, то переход на метку

INC

30H

M1:

MOV

C,P3.3

CPL

C

; инвертирование бита переноса

MOV

P3.2,C

JB

P3.2,M2

DEC

30H

M2:

MOV

A,30H

CALL

DSEC

CALL

CRLF

CALL

ACCDEC

JMP

M0

RET

END

  1. Программа вывода в порт р1 бегущей единицы.

ORG

4000H

MOV

A,#00000001B

M0:

JNB

P3.5,M0

JNB

P3.2,M1

RL

A

JMP

M2

M1:

RR

A

M2:

MOV

P1,A

M3:

JB

P3.5,M3

JMP

M0

RET

END

  1. Формирование на входе чм сигнала на выходе цап1.

ORG

4000H

K0:

JB

P3.2,K1

CALL

SIN

JMP

K2

K1:

CALL

SINM

K2:

JB

P3.3,K3

CALL

SIN

JMP

K4

K3:

CALL

SINM

K4:

JB

P3.4,K5

CALL

SIN

JMP

K6

K5:

CALL

SINM

K6:

JB

P3.5,K7

CALL

SIN

JMP

K0

K7:

CALL

SINM

JMP

K0

; п/п формирование синуса

SIN:

MOV

DPTR,#TABSIN

MOV

20H,#0

M:

CLR

A

MOVC

A,@A+DPTR

NOP

MOV

P1,A

INC

DPTR

DJNZ

20H,M

RET

п/п формирование модулированного синуса

SINM:

MOV

DPTR,#TABSIN

MOV

20H,#0

L:

CLR

A

MOVC

A,@A+DPTR

MOV

P1,A

INC

DPL

; увеличение младшего бита на 1

INC

DPL

DJNZ

20H,L

RET

END

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]