- •1.Синхронный и асинхронный способы передачи информации по шинам последовательных и параллельных интерфейсов.
- •Проблемы объединения нескольких компьютеров
- •Ethernet - пример стандартного решения сетевых проблем
- •3.Классификационные признаки интерфейсов ввода-вывода.
- •4.Процедуры адресации и идентификации в различных интерфейсах ввода-вывода.
- •5.Программно-управляемый обмен данными в магистрали isa8.
- •6.Программно-управляемый обмен данными в магистрали isa16.
- •7.Прерывание в магистрали isa.
- •8.Характеристики и основные процедуры интерфейсов pci и pci-express. Интерфейс pci
- •9. Интерфейс rs-232c.
- •10. Интерфейсы rs-485, rs-422, rs423. Интерфейсы rs-485, rs-422
- •Принципы построения Дифференциальная передача сигнала
- •"Третье" состояние выходов
- •Четырехпроводной интерфейс
- •Режим приема эха
- •Заземление, гальваническая изоляция и защита от молнии
- •Стандартные параметры
- •Согласование линии с передатчиком и приемником
- •Топология сети на основе интерфейса rs-485
- •Устранение состояния неопределенности линии
- •Сквозные токи
- •Выбор кабеля
- •Расширение предельных возможностей
- •11. Последовательный интерфейс spi
- •12. Интерфейс i2c.
- •1 Описание интерфейса i2c
- •2 Практические рекомендации
- •13. Основные характеристики и процедуры интерфейса usb2, особенности интерфейса usb3.
- •Основные сведения
- •Технические характеристики Возможности usb:
- •Распайка разъема usb 1.1 и 2.0
- •Недостатки usb 2.0
- •14 Интерфейс vme.
- •15 Интерфейс can. Can интерфейс (Control Area Network)
- •2. Основные характеристики протокола
- •7. Кодирование битового потока
- •16. Структура и назначение элементов системы ввода-вывода аналоговой информации.
- •17. Ацп непосредственного считывания. Конвейерные ацп.
- •Конвейерный ацп
- •18. Поразрядные ацп. Проектирование ацп поразрядного кодирования
- •5.1. Принцип действия
- •19. Ацп с промежуточным преобразованием во временной интервал.
- •20. Сигма-дельта ацп. Сигма-дельта ацп
- •21. Цифроаналоговые преобразователи. Основные структуры и характеристики. Основные понятия и общие способы реализации
4.Процедуры адресации и идентификации в различных интерфейсах ввода-вывода.
5.Программно-управляемый обмен данными в магистрали isa8.
. Циклы обмена по ISA
О циклах обмена по магистрали ISA уже упоминалось в разделе 2.2. Здесь мы рассмотрим их несколько подробнее, на уровне, достаточном для практического использования.
В режиме программного обмена информацией на магистрали ISA выполняется четыре типа циклов:
* цикл записи в память;
* цикл чтения из памяти;
* цикл записи в устройство ввода/вывода;
* цикл чтения из устройства ввода/вывода.
Циклы обмена с памятью и с устройствами ввода/вывода различаются между собой используемыми стробами записи и чтения, а также временными задержками между сигналами.
Цикл обмена с устройствами ввода/вывода начинается с выставления за-датчиком кода адреса на линиях SAO...SA15 и сигнала -SBHE, определяющего разрядность информации. Чаще всего используются только 10 младших линий SAO...SA9, так как большинство разработанных ранее плат расширения задействуют только их. В ответ на получение адреса исполнитель, распознавший свой адрес, должен сформировать сигнал -I/O CS16 в случае, если обмен должен быть 16-разрядным. Далее следует собственно команда чтения или записи.
При цикле чтения задатчик выставляет сигнал -IOR, в ответ на который исполнитель должен выдать данные на шину данных. Эти данные должны быть сняты исполнителем после окончания сигнала -IOR.
В цикле записи задатчик выставляет записываемые данные и сопровождает их стробом записи -IOW. Исполнитель должен принять эти данные (для гарантии - по заднему фронту сигнала -IOW).
6.Программно-управляемый обмен данными в магистрали isa16.
Магистраль ISA была разработана специально для персональных компьют6еров типа IBM PC AT и является фактическим стандартом для всех изготовителей этих компьютеров.
Магистраль ISA относится к демультиплексированным (то есть имеющим раздельные шины адреса и данных) 16-разрядными системными магистралями среднего быстродействия. Обмен осуществляется 8- или 16-разрядными данными. Максимальный объем адресуемой памяти составляет 16Мбайт (24 адресные линии). Максимальной адресное пространство для устройств ввода-вывода – 64Кбайта (16 адресных линий), хотя практически все выпускаемые платы расширения используют только 10 адресных линий (1Кбайт). Магистраль поддерживает регенерацию динамической памяти, радиальные прерывания и прямой доступ к памяти.
Основными сигналами управления в схеме являются: IOR, IOW, AEN, IRQ N.
IOR - строб чтения данных из устройств ввода-вывода.
IOW – строб записи данных в устройства ввода-вывода.
AEN (разрешение адреса) – используется в ПДП для сообщения всем платам расширения, что производится цикл ПДП.
IRQ N – сигналы запроса радиальных прерываний.
В магистрали ISA для каждого подключаемого устройства забронированы конкретные адреса, наше устройство не является стандартным, поэтому для его адресации используем резервные адреса: 360h – регистр ввода, 361h – регистр вывода, 362h – регистр ввода-вывода.
Для адресации конкретного устройства используем дешифратор адреса (ДшА). К нему подведены старшие биты адреса (SA2-SA9). И управляющий сигнал AEN. Младшие биты адреса (SA0-SA1) включены в дешифратор управляющих сигналов (ДшУС). Для дешифрации управляющих сигналов используются сигналы IOR и IOW.
На выходе ДшУС образуются сигналы чтение регистра ввода (ЧтРВв), запись в регистр вывода (ЗпРВыв), чтение регистра ввода-вывода (ЧтРВ/В) и запись в регистр ввода-вывода (ЗпРВ/В). В таблице 1.1. показан принцип образования сигналов управления.
Таблица 1.1.
Управляющие сигналы/ Сигналы ISA |
ЧтРВв |
ЗпРв |
ЧтРВ/В |
ЗпРВ/В |
SA0 |
0 |
1 |
0 |
0 |
SA1 |
0 |
0 |
1 |
1 |
IOR |
0 |
1 |
0 |
1 |
IOW |
1 |
0 |
1 |
0 |
В приемопередатчик (ПП) поступают восьмиразрядные данные (SD0-SD7) и сигнал разрешения чтения (IOR).
В регистры ввода (РгВв) и вывода (РгВыв) восьмиразрядные, управляются сигналами ЧтРВв и ЗпРВыв соответственно. Регистр ввода/вывода (РВ/В) двухразрядный, управляется сигналами ЗпРВ/В и ЧтРВ/В.
Кроме того, регистры ввода и ввода/вывода управляются сигналом запись в регистр ввода из периферийного устройства.
Дешифратор адреса реализован микросхемами К1533ЛН1, К1533ЛА2 и К555ЛЛ1. В дешифраторе используется простая логика, поэтому описывать подробно принцип образования сигналов не имеет смысла.
Дешифратор управляющих сигналов реализован на микросхеме К1533ИД3, которая представляет собой дешифратор - демультиплексор с 4 на 16.
Согласно таблице истинности этой микросхемы и таблице 1.1. были определены выводы, с которых снимаем управляющие сигналы.
Приемопередатчик реализован на микросхеме К1533АП6, представляющей из себя двунаправленный восьмиразрядный шинный усилитель с тремя состояниями выхода.
Регистры ввода и вывода собраны на микросхемах К1533ИР22, а регистр ввода/вывода – на ИМС К1533ИР34.