Лекции / Схемотехника ЭВМ. Лекция 10. Дешифраторы

Подадим входные данные xвх на вход x2 дешифратора с весом 4, а на входы x1 и x0 соответственно адрес а1а0 выходного направления. Двухразрядный адрес здесь адресует только четыре выходных направления, а у дешифратора восемь выходов, поэтому в данном случае реализуется селектор «из 1 в 4» с парафазными выходами. Пусть подали адрес а1а0 = 01. Рассмотрим уравнения выходов с индексами 1 и 5 в

терминах дешифратора: y1 = x2 x1x0 ; y5 = x2 x1x0 . В терминах селекто-

ра получаем D1 = xвха1а0 = хвх 0 1 = хвх , D5 = xвха1а0 = хвх 0 1 = хвх .

Итак, получили сдвоенный однобитовый селектор с общими адресной частью и информационным входом, один из которых передает данные на выход в обратном коде (D0 - D3), а другой - в прямом (D4 - D7), что в ряде случаев существенно упрощает различные схемотехнические решения.

2.2.2.Реализация произвольных функций алгебры логики

сиспользованием дешифратора

Пусть требуется реализовать функцию алгебры логики (ФАЛ), зависящую от трёх переменных и представленную картой Карно (рис.2.9).

x0

Рис.2.9. ФАЛ, представленная картой Карно

Эту функцию можно представить в СДНФ, в базисе И-НЕ, в СКНФ и в базисе ИЛИ-НЕ:

+ x2 + x1 + x0 + x2 + x1 + x0.

Поскольку в полном дешифраторе реализуются все конституенты, то для получения ФАЛ достаточно добавить к нему один логический элемент. Итак, для реализации ФАЛ по уравнению (2.7) требуется дешифратор с активной единицей выхода и четырёхвходовый элемент ИЛИ (рис.2.10,а), по уравнению (2.8) - дешифратор с активным нулём выхода и четырёхвходовый элемент И-НЕ (рис.2.10,б), по уравнению (2.9) - дешифратор с активным нулём выхода и четырёхвходовый элемент И (рис.2.10,в) и по уравнению (2.10) - дешифратор с активной единицей выхода и четырёхвходовый элемент ИЛИ-НЕ (рис.2.10,г).

Из рассмотренного примера следует, что для реализации произвольной ФАЛ, зависящей от n переменных, требуются две ИС: дешифратор 1 из 2n и логический элемент с числом входов не более 2n-1.

Отметим, что если используется дешифратор с открытым коллектором (с активным нулём выхода), то схема на рис.2.10,в может быть реализована без дополнительного элемента И, с использованием монтажной операции И, как показано на рис.2.10,д, а если используется дешифратор, выполненный на элементах ЭСЛ-типа с открытым эмиттером (с активной единицей выхода), то схема на рис.2.10,а может быть реализована без дополнительного элемента ИЛИ, с использованием монтажной операции ИЛИ, как показано на рис.2.10,е.

Рекомендуется самостоятельно рассмотреть особенности реализации произвольных ФАЛ на стробируемых дешифраторах.

2.2.3. Использование дешифратора для реализации ПЗУ малого объёма

Пусть требуется реализовать ПЗУ, хранящее четыре восьмиразрядных слова. Использование стандартных ИС ПЗУ в данном случае нецелесообразно из-за их значительно большего информационного объёма и соответственно большей стоимости, а также из-за необходимости использования аппаратно-программных средств для программирования данных в ПЗУ. Проще реализовать систему из восьми ФАЛ, в качестве которых рассматриваются отдельно взятые разряды хранимых слов. Так как в нашем случае хранятся четыре слова, то адрес ПЗУ будет двухразрядным (табл.2.2).

Таблица 2.2

Таблица кодирования ПЗУ с организацией 4×8

Возьмём дешифратор «1 из 4-х» с активным нулём выхода и на его основе реализуем необходимую систему ФАЛ (рис.2.11).

Разряд Q7 реализован с помощью двухвходового элемента И-НЕ, хотя можно было бы использовать и двухвходовый элемент И с подключением его входов к выходам y0 и y1 дешифратора, либо как Q7 = a1; разряд Q6 является константой «0»; разряды Q5 и Q2 являются совпадающими функциями; разряд Q4 является инверсией выхода y1 дешифратора; разряд Q3 - константа «1»; в качестве разрядов Q1 и Q0 просто используются выходы y1 и y3 соответственно.

Если требуется выявить только один набор переменных (например, адрес внешнего устройства, узла сети и т.п.), то нет необходимости использовать ИС дешифратора, а достаточно применить либо один вентиль, либо компаратор двоичных кодов, либо адресный компаратор. Детектор состояния часто используется при построении счётчика с произвольным модулем счёта.

Рис.2.11. Реализация ПЗУ с организацией 4×8 на дешифраторе «1 из 4-

х»

Если использовать в качестве инвертора двухвходовый вентиль И-НЕ, то из рис.2.11 видно, что данное ПЗУ реализуется на двух ИС: дешифраторе «1 из 4-х» и ИС типа 4×2 И-НЕ, причём в последней один вентиль будет свободным и может быть использован для других целей.

2.2.4. Использование дешифратора в качестве детектора состояния

В качестве других применений дешифратора можно отметить следующие:

-дешифраторы могут быть реализованы на универсальных селек- торах-мультиплексорах, выполненных на элементах КМДП-типа и двунаправленных полупроводниковых ключах (в этом случае необходимо учитывать особенности реализации стробирования этих схем);

-совместное использование дешифратора и мультиплексора позволяет построить компаратор двух многоразрядных двоичных чисел;

-дешифратор широко используется при построении матричных коммутаторов;

-с использованием дешифраторов могут быть построены матричные сумматоры и т.д.

Рекомендуется самостоятельно изучить структуры и функциональные возможности дешифраторов линейчатых шкал с заполнением и без заполнения (с одной и двумя светящимися точками) и другие типы дешифраторов.