- •Принцип двоичного кодирования
- •0 D 0 0 1 0 0 0 инверт
- •1) Проверить, выровнены ли порядки, и. Если нет. То выровнять.
- •2} Сложить мантиссы (одна из них. Возможно, денормализовша).
- •С 1992 г. - неотъемлемая часть Intel и amd.
- •271 Команда - групповые арифметические и логические операции , сдвиги , сравнения , перегруппировка и извлечение отдельных чисел , различные варианты пересылок .
- •Команды управления виртуальной памятью .
- •6} В режиме ss&2
- •3 Register ImmediateFormat 1a
- •Instruction -Level Pa га I lei ism
- •Instruction -Level Parallel ism
- •Su perscalarArch itectu res
- •Intel 486 - один конвейер , Pentium - 2 конвейера из 5 стадий .
- •Su perscalarArch itectu res
- •Su perscalarArch itectu res
- •Instruction
- •1011X j|I 2 - все параллельно
- •1 Упрощается архитектура процессора ; вместо распараллеливающей логики на eric процессоре можно разместить больше регистров , функциональных устройств .
- •BusWidth
- •1. Арбитраж пин
- •3. Методы повышения эффективности пин
- •4. Стандарты шинS Примеры
- •Bus Arbitration (2)
- •Способы расширения полосы пропускания шин :
- •Pci BusTransactions
- •Сокращённые обозначения -kj,Mi7 Gi.Ti.Pi и Ei.
- •Vax/1980 pPra/1996
- •MemoryChips
- •Volatile
- •1. Блочная организация основной памяти
- •2. Микросхемы памяти
- •Расслоение памяти
- •Расслоение памяти
- •1. Динамические сву
- •Динамические сву для видеоадаптеров
- •Многопортовые os/
- •Volatile
- •2. (Пни -память
- •3. Ассоциативные 3/
- •4. Организация fau -памяти
- •Пример 2
- •Пример 2
- •1. Организация fcu -памяти
- •2. Система ввода -вывода
- •Ёмкость каи - 32kb , строки го 25б байт .
- •Address
- •64 Kb cache, direct -mapped,32 -byte cache block
- •32 Kb cache, 2 -wayset -associative, 16 -byteblocks
- •16Kb,4 -wayset-associativecache732 -bitaddress, byte -addressablememory/32 -byte cache blocks/lines
- •Write -through - прежде всего обновляется слово ,
- •Средства обнаружения и защиты от ошибок . Архитектура современных н)¥щ основана на полностью ассоциативном отображении .
- •Структура гу
- •1. Понятие конвейера
- •If: Instruction fetch
- •Id: Instruction decode/ register file read
- •Риск го данным - взаимосвязь команд го данным
- •Pipelined Datapath
- •Hazards
- •Superscalar Architectures
- •Instruction
- •Instruction decode
- •1. Очередность вьщачи декодированных команд на исполнительные блоки отличается от последовательности предписанной программой -неупорядоченная выдача команд (out-of-orderissue ),
- •Sisd,misd,simd,mimd.
- •Классификация Флинна
- •Heterogeneous multiprocessor chip with six cores
- •Организация памяти вс
- •Message-passing interconnection network
- •3 Stages
- •3 Stages
- •Num am ulti processors
- •Interconnection network
- •18Bits 8
- •18Bits 8
- •And memories are not shown.
- •(A) a star, (b) a complete interconnect.
- •(C) a tree, (d) a ring, (e) a grid, (f) a double torus.
- •(G) a cube, (h) a 4d hypercube.
- •Red Storm (2)
Средства обнаружения и защиты от ошибок . Архитектура современных н)¥щ основана на полностью ассоциативном отображении .
Система ввода -вывода
ЕМ помимо ядра содержит многочисленные периферийные устройства (ГУ) и устройство для ввода /вывода данных , для связи между ними . Передача данных от ГУ в память (ядро ) ЭЕМ - ввод информации , из ядра в ГУ - вывод .
Производительность и эффективность использования ЗЁМ определяется составом её ГУ и способом организации и< совместной работы . Для обмена данными в ЭЕМ используется специальная система ввода /вывода (СЕВ ).
СВВ обеспечивает обмен данных с помощью сопряжений , которые называются интерфейсами . Интерфейс представляет собой совокупность линий связи , электрических сигналов , ...
Printed with FinePrint- purchase atwww.fineprint.com
Слайд 33
Слайд 34-
Система ввода -вывода
Система ввода /вывода должна обеспечивать :
построение вычислительной системы с переменнымсоставом оборудования
реализацию параллельной работы процессора надпрограммой и выполнение m процедур ввода /вывода
простоту и стандартность операций ввода /вывода ,обеспечивая независимость программ отособенностей ГУ
автоматическое распознавание и обслуживание ГУСпособы обмена :
программный (не форсированный )
го прерывания (форсированный )
при прямом доступе к памяти (аппаратный )
Слайд 35
Система ввода -вывода
Программно управляемый обмен данными осуществляется го инициативе процессора и под его управлением . Данные между процессором и памятью , памятью и внешним устройством пересылаются через процессор (регистр АХ). [\н таком обмене процессор из всё время его выполнения отвлекается от других команд - снижается производительность ЗЕМ .
Пересылая блок данных Ц1 выполняет много вспомогательных действий :
буферизация данных
преобразование форматов данных
подсчёт количества передач
учёт ограничений го счётчику
формирование адреса памяти
обнаружение конечных символов при передаче цепочек
В результате скорость передачи данных снижается в десятки
Слайд У.
Printed with FinePrint- purchase atwww.fineprint.com
Система ввода -вывода
Программно управляемый обмен данными осуществляется го инициативе процессора и под его управлением . Данные между процессором и памятью , памятью и внешним устройством пересылаются через процессор (регистр АХ). [\н таком обмене процессор из всё время его выполнения отвлекается от других команд - снижается производительность ЗЕМ .
Пересылая блок данных Ц1 выполняет много вспомогательных действий :
буферизация данных
преобразование форматов данных
подсчёт количества передач
учёт ограничений го счётчику
формирование адреса памяти
обнаружение конечных символов при передаче цепочек
В результате скорость передачи данных снижается в десятки
& 37
Система ввода -вывода
Форсировать скорость передачи данных с ГУ можно используя обмен го прерываниям . В этом случае обмен осуществляется го требованию ГУ, когда онэ готово к нему , а идентификацию устройства производить го вектору прерывания , переходя соответственно к программе обслуживания fV. Это всё повышает скорость передачи , нэ принцип программно управляемого обмена остаётся неизменным .
Максимально быстрый режим обмена данными осуществляется с помощью ГДЛ (прямой доступ к памяти ). ГДП происходит без участия процессора , данные перекачиваются в ГУ непосредственно из памяти (минуя процессор ) и наоборот (аппаратная передача ). Этот режим реализуется с помощью дополнительного контроллера ГД1 (КПДП ).
Стай
Printed with FinePrint- purchase atwww.fineprint.com
Система ввода -вывода
системная иина
ПР
ЗУ
ПУ
1 -2 - ввод'вы Вод
ПР
«
4
>
ПУ
3 ■ чтен^аапись ПДП 4 - ввод/вывод ПДП
Прямой доступ к памяти (мимо процессора )
Слайд
Изолированный и совмещённый ввод /вывод
Так как адресуемым объектом является ячейка , хранящая информацию , возникает возможность создания единого совмещённого адресного пространства - получается однородно адресуемая система . Такое пространство называется адресным пространством ввода /вывода , отображаемым на память .
Использование совмещённого адресного пространство имеет следующие преимущества :
для ввсда /вывода на нужны специальные команды h/out,вое адреса обслуживаются командой mov - меньше команд
для ввода /вывода не нужны спец сигналы 41ЕВ ,3 ГНЗ; есть4ТСП ,3 ПСП - меньше линий интерфейса
с регистрами ввсда /вывода можно оперировать так же, каки с ячейками памяти ;
можно отвести любой объём памяти под устройстваввсда /вывода .
Слайд 4)
Printed with FinePrint- purchase atwww.fineprint.com
Структурная и функциональная организация ЭЕМ (ComputerOrganizationandDesign )
БГУИР кафедра ЭВЧ
доцент Сам ал ь Дм три й Иванович
т.284 -21 -61, dmitry _samal @mail. iu ,
a.5Q2 -5
Лекция V «Ввод /вывод »
2007
План лекции
1. 2. з.
4. 5.
6.
Система ввода -вывода Адресное пространство СВВ Модули ввода /вывода Программно управляемый Ввод /Вывод го прерываниям Прямой доступ к памяти
Printed with FinePrint- purchase atwww.fineprint.com
Сяюд 2
Система ввода /вывода
Технически система ввода /вывода (СВВ ) реализуется комплексом модулей ввода /вывода (МЗВ ), которые выполняют сопряжение ГУ с ядром ЕМ и различные коммуникационные операции между ними . Две основные функции МЗВ :
обеспечение интерфейса с ЦП и памятью («большой »интерфейс)
-//" с одним или несколькими ГУ («малый »интерфейс)
Три основных способа подключения СВВ к ядр/ ЕМ :
с раздельными шинами памяти и ввода /вывода
с совместно используемыми линиями данных и адреса
на общих правах с процессором и памятью .
Сяаяд 3
Система ввода /вывода
Адрес
Дан-ье
Угравла-ме
Адрес
Дан-ье
Память
Ц1 |
Угравла-ме |
Память | ||||
Адрес | ||||||
Дан-ье |
|
| ||||
|
|
| ||||
|
|
|
|
| ||
|
— |
СВВ | ||||
|
|
| ||||
|
|
|
|
|
Управление вводом /вьводом
ш |
Угравла-ме |
Память | ||
Адрес | ||||
Дан-ье |
| |||
|
|
| ||
|
|
| ||
|
|
СВВ | ||
|
|
| ||
|
|
|
|
Угравла-ме вводом /еьводом
а) с раздельными шинами памяти и ввода /вывода
б) с совместно используемыми линиями данных и адресас) на общих правах с процессором и памятью .
Слшк> 4
Printed with FinePrint- purchase atwww.fineprint.com
Система
ввода /вывода
С
раздельными шинами памяти и ввода
/вывода
Плюсы
:
параллельное
обращение как к памяти , так и к СВВ
возможность
специализации каждой из шин
(синхронизация ,формат
данных и т.п.)
Минусы
:
- большое
количество точек подключения к Ц1 .
Система
ввода /вывода
Управление
вводом /вьводом
С
совместно используемыми линиями
данных и адреса
Плюсы
:
меньше
линий шин
синхронизация
взаимодействия СВВ и ОВУ с процессором
-
раздельная
- наибольшая
эффективность доступа к ячейкам
памяти и ГУ
|
Управление |
Память | ||||
Адрес | ||||||
Дан-ье | ||||||
| ||||||
|
|
|
|
Управление |
| |
|
СВВ | |||||
|
|
Адрес | ||||
|
|
Дан-ье | ||||
|
|
|
|
|
Printed with FinePrint- purchase atwww.fineprint.com
Сяюд 5
|
Управление |
Память | ||||
Адрес | ||||||
Дан-ье |
|
| ||||
|
|
| ||||
|
|
|
|
| ||
|
— |
СВВ | ||||
|
|
| ||||
|
|
|
|
|
Слшк> б
Система ввода /вывода
|
Угравла-ме |
Память | ||
Ц1 |
Адрес | |||
Даы-ье |
| |||
|
|
| ||
|
|
| ||
|
— |
СВВ | ||
|
|
| ||
|
|
|
|
Угравла-ме вводом /еьводом
На общих правах с процессором и памятью
Плюсы
возможность разработки системной шины
простота подключения
возможность подключать ГУ «прямо на шину »
Но (!), ЦП должен был (ъ1 уметь управлять всеми ГУ самостоятельно , обмен ввода /вывода го шине очень медленный , в различных ГУ используются различные форматы данных и длина слова , чва ЕМ .
Сяшд 7
Адресное пространство СЕВ
Адрес модуля и ГУ является частью соотв . команды . Адресное пространство ввода /вывода может быть совмещено с адресным пространством памяти или быть выделенным .
При совмещении аар . пространства - для адресации I^BB отводится определённая область адресов . Все операции |VBB сводятся к операциям чтения и записи определённых регистров МЗВ -> их можно рассматривать как ячейки памяти и в системе команд отсутствовать спец . команды ввода и вывода .
Обычно операции ЕВ - нэ больше Wo от общего числа команд в программе .
Но проблемы с каи и виртуальной памятью - отображение регистров МЗВ нэ всегда будет корректным .
I
го
о
П.
О
К
Регистры
Printed with FinePrint- purchase atwww.fineprint.com
Сяюд 8
Адресное пространство СЕВ
Достоинства совмещенного адресного пространства :
уменьшение набора команд для обращения к ГУ, сокращениедлины команды (модификация адресов через ариф . или логич .операции )
значительное увеличение числа подключаемых улр -в
возможность внепроцессорного обмена данными между ГУ, если вОС есть команды пересылки данных м/у ячейками ЗУ на прямую
возможность обмена информацией нэ только с аккумулятором , нэи с любым регистром ЦП
Недостатки : MIPS,SPARC
- сокращение адресного пространства
усложнение схем декодирования адресов в СБВ
трудности распознавания операций В среди других операций ->сложности в отладках программ
трудности гри построении СБВ на простых |VBB - сигналыуправления нэ смогут координировать сложную процедуру ЕВ 9^ 9
Адресное пространство СЕВ
В выделенном адресном пространстве для обращения к применяются спец . команды и отдельная система адресов , что позволяет разделить шины для работы с памятью и шины в/вывода -> совмещать го времени обмен с памятью и МЗВ . Адресное прост -вэ ЕМ может быть исп -нэ го прямому назначению .
Достоинства выделенного адресного пространства :
адрес ГУ в команде в/в может быть коротким - кол -вэ ГУ намногоменьше , чач ячеек ЗУ. Адрес короткий -> короткие команды ЕВ ->простые дешифраторы .
программы более наглядные - лете отладка . '
- разработка СБВ может проводиться отдельно от разраб -м ОВУНедостатки :
- ввод /вывод только через аккумулятор ЦП , для передачи из ГУ в
РОН , если акк -р занят - четыре команды (сохр . акк -ра, ввод из ГУ, пересылка в РСН , восстановление аккумулятора )
- перед обработкой содержимого ГУ это содержимое надо омм юпереслать в ЦП (кш нэ работает в принципе \
Printed with FinePrint- purchase atwww.fineprint.com