Контрольні питання

1. Які теореми булевої алгебри використовуються при реалізації логічних функцій в базисі І-НІ, АБО-НІ?

2. Які проблеми необхідно розв'язувати при необхідності збільшення коефіцієнта розгалуження? Якими шляхами досягається збільшення коефіцієнта розгалуження по виходу?

3. Якими шляхами досягається нарощування входів? Наведіть приклади.

4. Дайте визначення мультиплексора. Наведіть приклади його використання.

5. Чи можливо за допомогою мультиплексора реалізовувати логічні функції? Чому?

6. Які способи нарощування розрядності мультиплексора Вам відомі? Наведіть приклади.

7. Дайте визначення пристроям здвигу. Навіщо і де вони використовуються?

8. Поясніть призначення селекторів і особливості їх побудови.

9. У чому полягає суть шифрації коду?

10. Поясніть особливості роботи пріоритетних шифраторів.

11. Обґрунтуйте можливість використання дешифраторів-демультиплексорів для реалізації функцій алгебри логіки.

12. У яких випадках корисно використовувати дешифратори для реалізації булевих функцій?

13. Які булеві функції використовуються для виконання арифметичних операцій над однорозрядними словами?

14. Чим визначається швидкодія виконання арифметичних операцій?

15. Як можна підвищити швидкість виконання арифметичних операцій?

16. Які булеві функції використовуються при побудові компараторів?

17. Поясніть необхідність контролю парності при передачі інформації.

18. У чому полягає особливість кодів, в яких передбачене виправлення помилок, що виникають при передачі інформації?

19. Які способи контролю логічних перетворень Вам відомі?

20. У чому проявляється необхідність врахування затримок і перехідних процесів при проектуванні цифрових пристроїв?

21. Що називається “змаганнями” (“гонками”)? Які “гонки” називаються критичними?

22. Які засоби боротьби з гонками використовуються в цифровій схемотехніці?

23. Сформулюйте правило мінімізації логічних функцій для забезпечення мінімальної диз'юнктивної форми, вільної від гонок.

Вправи і завдання

1. Навести приклади комбінаційних логічних схем, для опису яких необхідно будувати таблиці з сотнями рядків. Яка кількість рядків у таблиці станів повинна бути?

2. Схема пожежної сигналізації складається з 10 гілок, у кожній з яких міститься 10 датчиків. Пояснити, скільки рядків повинна мати таблиця станів логічної функції, що описує роботу пожежної сигналізації.

3. Записати логічну функцію елемента 8І-НІ. Привести приклад її реалізації на двовходових елементах 2І-НІ.

4. Реалізувати логічну функцію 8І-НІ з використанням елементів 2І-НІ на основі монтажної логіки.

5. Розв’язати вправи 3 і 4 стосовно елемента 8АБО-НІ.

6. Реалізувати наступні логічні висловлювання: а) “якщо А, то В”; б) “якщо В, то C і D”; в) “якщо A, то B або C”; г) “С тільки при А і В”; д) “D при будь-яких двох А, В, С”; е) “А при В або С”.

7. Записати логічну функцію, що реалізується схемою, приведеною на рис. 3.59.

Рис. 3.59

8. Логічну функцію реалізувати у базисі 2І-НІ.

9. Логічну функцію з вправи 8 реалізувати у базисі 2АБО-НІ.

10. Визначити максимальну прогнозовану затримку від входу до виходу у схемі, що приведена на рис. 3.60. Усі мікросхеми ТТЛ КР1533ЛА3 (SN74ALS00).

Рис. 3.60

11. Вправу 10 виконати для мікросхеми КМОН КР1554ЛА3 (74AC00).

12. Оцінити максимальну і мінімальну прогнозовані затримки від входу до виходу для пристрою, схема якого приводиться на рис. 3.61 При яких значеннях сигналів вони матимуть місце? Усі мікросхеми ТТЛ КР1533ЛП5 (SN74ALS86).

Рис. 3.61

13. Вправу 11 виконати для мікросхем КМОН КР1554ЛП5 (74AC86).

14. Скласти таблицю станів і записати логічну функцію для пристрою, схема якого з використанням американських стандартів приведена на рис. 3.62.

Рис. 3.62

15. На рис. 3.63 приведена логічна схема цифрового пристрою. Побудувати таблицю станів, записати логічні функції по відношенню до її виходів, пояснити призначення цього пристрою, навести приклад його використання.

Рис. 3.63

16. На рис. 3.64 приведена схема цифрового пристрою з використанням американських стандартів. Визначити, які функції виконує цей пристрій. Привести позначення входів і виходів відповідно до умовних позначень цієї групи пристроїв.

Рис. 3.64

17. Використовуючи мультиплексор “1 з 8” КР1533КП7, розробити схему для реалізації логічної функції:

.

18. На рис. 3.65 приведена схема, яка реалізує невідому логічну функцію. Проаналізувати роботу схеми і записати аналітичний вираз реалізованої логічної функції у скороченій досконалій формі.

Рис. 3.65

19. Використовуючи логічні схеми ВИКЛ. АБО та допоміжну логіку, розробити схему компаратора для порівняння двох чотирирозрядних слів, який би видавав на своєму виході сигнал логічної одиниці при рівності двох кодів.

20. З двох каналів даних з частотою 1 кГц зчитуються однобайтні слова, задані в паралельному форматі. Використовуючи мультиплексори 8:1 (КР1533КП7 або аналог SN74ALS151), розробити схему пристрою, за допомогою якого інформація перетворювалася б у послідовний формат з паузою між словами в 2 біти. Побудувати часові діаграми сигналів адресації, які б могли забезпечити необхідне перетворення. Обгрунтувати частоту зміни адресних сигналів для рівномірної передачі інформації у послідовному форматі.

21. Вправу 20 виконати для ситуації, коли інформація приймається з 8 каналів з частотою 10 кГц.

22. Використовуючи мікросхему КР1533КП18 (SN74ALS158), розробити селектор для вибору одного з двох чотирирозрядних слів, заданих у паралельному форматі, і передачі його на паралельну чотирьохрозрядну шину.

23. Розробити пристрій зсуву однобайтного слова. Обгрунтувати організацію адресних сигналів з метою забезпечення у першому розряді будь-якого біта вхідного слова.

24. За аналогією з вправою 22, розробити селектор для вибору одного з чотирьох восьмирозрядних слів, заданих у паралельному форматі, і передачі його на паралельну восьмирозрядну шину (задача опитування чотирьох датчиків з цифровим виходом). При розробці використати мікросхему КР1533КП2 (SN74ALS153).

25. Спроектувати селектор-мультиплексор для комутації трьох п’ятибітних слів на загальну п’ятибітну шину.

26. Використовуючи формулу (3.10), розробити схему здвигу з використанням мультиплексорів “з 8 в 1”.

27. Пристрій звуву однобайтного слова на адресних входах має код 101. Записати кодову послідовність вихідного слова.

28. Дешифратор як комбінаційна схема формує сигнали на виході в залежності від комбінації вхідних сигналів у будь-який момент часу. Розробити варіанти схем пристроїв, які б дозволили формувати вихідні сигнали за тактовим (стробуючим) імпульсом. Привести пояснення їх роботи.

29. Використовуючи Приклад 3.13, розробити схему перетворювача чотирьохрозрядного двійкового коду в код “2 з 5” за допомогою дешифратора 564ИД1 і допоміжної логіки.

30. Використовуючи Приклад 3.18, розробити схему дешифратора шестирозрядного двійкового коду на 64 виходи.

31. На рис. 3.66 представлена схема цифрового пристрою. Пояснити роботу пристрою, побудувати часові діаграми на його виходах при повному переборі вхідних сигналів.

Рис. 3.66

32. Використовуючи двовходові логічні елементи (ЛІ1) і допоміжні інвертори, побудувати схему дешифратора 3:8.

33. Пояснити роботу пристрою, схема якого приведена на рис. 3.67. Обгрунтувати її позитивні і негативні сторони. Пояснити призначення пристрою, навести можливі області його використання.

Рис. 3.67

34. Розробити схему дешифратора “1 на 2” на логічних елементах серії КР1533. Підрахувати величину максимальної затримки при: а) зміні інформаційного входу; б) зміні адресного входу.

35. Вправу 34 виконати для КМОН ІС, порівняти результати.

36. Розробити схему дешифратора “2 на 4” на ІС серії КР1533. Підрахувати можливі максимальні інтервали затримок: а) від інформаційного входу до будь-якого з виходів; б) від адресного входу до будь-якого з виходів.

37. Вправу 36 виконати для ІС КМОН-технології, використовуючи довідкові дані.

38. Використовуючи дешифратор-демультиплексор “3 на 8” КР1533ИД7 (SN74ALS138), виконаний за ТТЛ-технологією і допоміжну логіку, розробити схему пристрою для реалізації системи логічних функцій:

39. Підібрати дешифратор-демультиплексор “3 на 8” із серій КМОН ІС і розробити схему пристрою для реалізації системи логічних функцій з вправи 38.

40. Обчислити максимальні затримки від адресних входів до виходів для пристроїв, що реалізовані до вправ 38 і 39. Порівняти отримані результати.

41. Використовуючи дешифратор “з 4 в 16” КР1533ИД3 (SN74LS154) і допоміжну логіку, розробити пристрій для реалізації системи логічних функцій:

42. Пояснити, як з використанням дешифраторів “3 на 8” КР1533ИД7 розробити схему пристрою для реалізації функцій з вправи 41.

43. Пояснити, що буде відображено на семисегментному індикаторі з внутрішнім дешифратором, якщо на його входи будуть подані двійкові коди від 1010 до 1111.

44. Використовуючи схему дешифратора КР1533ИД4 (рис. 3.33) та пояснення до нього, побудувати таблиці станів для кожної з його секцій.

45. Мікросхема ТТЛ ЛП8 містить у собі чотири інвертори, що відкриваються низьким рівнем керуючого сигналу. На рис. 3.68 приведена частина схеми перетворювача однобайтного слова, заданого у паралельному форматі, у послідовний з використанням дешифратора ИД14, що містить два однотипні дешифратори 2 × 4. Таблиця станів його приведена у Табл. 3.15. Зробити необхідні з’єднання входів дешифратора, побудувати часові діаграми перетворювача, пояснити його роботу.

Табл. 3.15

Рис. 3.68

46. Як можна використовувати цифрові компаратори для контролю парності? Побудувати схеми і пояснити роботу пристроїв контролю парності на 3 і 4 входи.

47. Спроектувати схему пристрою перевірки на чотири входи і один вихід Y. Вихід Y має одиничне значення, якщо два і більше входів дорівнюють одиницям, і нульове, якщо або на всіх входах сигнал дорівнює нулю або лише на одному з них наявний одиничний сигнал. Використати ТТЛШ ІС серії КР1533. Спробувати мінімізувати необхідну кількість корпусів.

48. Спроектувати дешифратор 4 × 10 з прямими виходами, використовуючи логічні схеми серії 1533. Підрахувати максимально можливі затримки при перемиканні входів.

49. Використовуючи дешифратори 3 × 8 КР1533ИД7 (SN74ALS138) і 2 × 4 К531ИД14 (SN74LS139), розробити схему дешифратора 5 × 32. Пояснити роботу пристрою. Обґрунтувати використання дозволяючих входів.

50. Логічний елемент КР1533АП9 (SN74ALS640) – буфер з трьома станами – працює на 10 входів аналогічних мікросхем. Оцінити тривалість переходу виходу мікросхеми з низького рівня у високий і у Z-стан. Необхідні припущення прийняти самостійно.

51. Розробити схему дешифратора “з 10 на 4” для перетворення десяткових цифр від 0 до 9 у двійковий код. Пояснити її роботу.

52. Розробити схему дешифратора “з 16 на 4” для перетворення гексадецимального коду у двійковий, використовуючи лише елементи І-НІ на 4 і 8 входів. Пояснити, які активні рівні входів і виходів розробленої схеми.

53. Розробити схему пристрою з використанням мікросхеми ИВ1 для визначення пріоритету серед 8-ми активно високих входів , де має найвищий пріоритет. Схема повинна генерувати у прямому двійковому коді номер входу з найвищим пріоритетом. При необхідності використати допоміжну логіку ТТЛШ або КМОН у залежності від вибраної мікросхеми.

54. Використовуючи довідкові дані на мікросхему 564КТ3, пояснити призначення і особливості роботи пристрою, схема якого приведена на рис. 3.69.

Рис. 3.69

55. Пояснити роботу пристрою, схема якого приведена на рис. 3.70, при умові, що сигнали А і В подаються неодночасно.

Рис. 3.70

56. На рис. 3.71, а – б приведені схеми пристроїв з використанням дешифратора 2:4. Пояснити призначення кожного з пристроїв. Обґрунтувати принцип їх роботи з використанням часових діаграм.

    а	б
    Рис. 3.71

57. Спроектувати дешифратор, алгоритм функціонування якого описується приведеною таблицею відповідності (Табл. 3.16).

Табл. 3.16

58. Спроектувати дешифратор, алгоритм функціонування якого описується приведеною таблицею відповідності (Табл. 3.17).

Табл. 3.17

59. Спроектувати дешифратор, алгоритм функціонування якого описується приведеною таблицею відповідності (Табл. 3.18).

Табл. 3.18

60. Розробити пристрій для виконання операції додавання десяткових однорозрядних чисел у двійково-десятковому коді.

61. Чим відрізняється виконання операції додавання в коді “з надлишком 3” для десяткових чисел з розрядністю, більшою 1?

62. Обґрунтувати особливості виконання операції віднімання в коді “з надлишком 3” для двійкового коду.

(Рекомендується на конкретних прикладах виконати операції, перетворивши і зменшуване, і від’ємник в код “з надлишком 3”. Необхідно дотримуватись правил виконання операції віднімання з використанням доповнюючого коду.)

63. Пояснити, які пристрої комбінаційної схемотехніки працюють у відповідності з алгоритмом:

.

64. Пояснити, який пристрій комбінаційної схемотехніки працює у відповідності з алгоритмом :

.

65. Використовуючи мікросхему КР1533СП1 (SN74LS85) (чотирьохрозрядний компаратор), розробити схему компаратора для порівняння двох дванадцятирозрядних двійкових чисел.

66. Пояснити, чи можливо двійковий компаратор використовувати: а) для двох чисел, заданих двійково-десятковим кодом; б) для двох чисел, заданих в коді “з надлишком 3”.

67. Для порівняння двох дворозрядних чисел використовується мікросхема цифрового компаратора КР1533СП1 (SN74LS85). Чи має значення, які входи компаратора задіяні як інформаційні? Що необхідно зробити з вільними входами? Що необхідно зробити з входами переносу?

68. Розробити схему перетворювача двійкового коду в двійково-десятковий з використанням суматора для чисел від 0 до 15.

69. Використовуючи результати вправи 3.68, визначити максимальну затримку для чотирьохрозрядного суматора ИМ3 з послідовним переносом.

70. Побудувати схему і визначити максимальну затримку для однорозрядного повного суматора, виготовленого з використанням ЛЕ ТТЛ і КМОН.

71. Спроектувати схему пристрою, який приймає з шини А потік чотирьохбітних слів, заданих у паралельному форматі, і передає на шину В тільки ті, що відповідають контрольному коду. Пояснити його роботу.

72. Розробити схему пристрою, за допомогою якого можна фіксувати будь-яке з 16 заданих положень електричного двигуна.

73. Комбінаційна схема цифрового пристрою описується логічною функцією:

Використовуючи карту Карно, розробити мінімальну протигоночну диз’юнктивну форму запису функції.

74. Виконати вправу 73 для функції:

.

306