Структура Кэш-памяти Соте i7

32 КБ L1 Кэш-Кода	32 КБ L1 Кэш-Кода	32 КБ L1 Кэш-Кода	32 КБ L1 Кэш-Кода
32 КБ L1 Кэш-Данных	32 КБ L1 Кэш-Данных	32 КБ L1 Кэш-Данных	32 КБ L1 Кэш-Данных
256 КБ L2 Кэш- Данные + Код	256 КБ L2 Кэш- Данные + Код	256 КБ L2 Кэш- Данные + Код	256 КБ L2 Кэш- Данные + Код
8 МБ L3 Кэш Общий для всех ядер

Е

Рис. 5.11 – Фото кристалла

процессора Nehalem

ще одно нововведение, которое, несомненно, можно характеризовать как значительное – новая шина для соединения ключевых компонентов по схеме «точка-точка» QP1 (Quick Path Interconnect). Данный интерфейс обеспечивает чрезвы-чайно высокую ско-рость передачи данных – до 12,8 ГБ/с в каждую сторону, что превосходит показатели не только предшествующей Quad Pumped Bus, но и Нурсг-Transport 3.0 в новых Phenom от AMD. Основные преимущества от QPI станут очевидны при серверном применении – прямая независимая шина между несколькими процессорами в рамках одной системы должна обеспечить большой прирост производительности.

В рамках архитектуры Nehalem вновь реализована технология Hyper-Threading, которая уже использовалась Intel в позапрошлом поколении процессоров. Теперь возврат произошел на новом технологическом витке, и сама функция подверглась некоторой оптимизации. Новое название – SMT (Simultaneous Multi-Threading), однако суть не изменилась – речь идет о возможности одновременной обработки двух потоков на одном ядре. В случае с четырехъядерным Core i7 это даст 8 (восемь!) одновременно исполняемых потоков на один физический процессор.

Дальнейшее развитие получил набор инструкций SSE – Nehalem поддерживает версию 4.2, которая содержит семь новых инструкций, ориентированных па ускорение выполнения конкретных специфических задач.

Также стал более эффективен алгоритм Loop Stream Detector, предназначенный для определения циклов небольшой длины. Теперь этот блок вынесен за пределы конвейера по декодированию инструкций и обзавелся буфером, в котором хранится 28 микроопераций.

Механизм предсказания ветвлений в архитектуре Nehaletn претерпел ряд оптимизаций и должен стать точнее, ведь теперь он состоит из двух уровней. Второй из них предназначен для более глубокого анализа ветвлений и накопления их статистики, что принесет большие плоды при выполнении серверных задач.

Энергоэффективность архитектуры Nehalem продолжает оставаться приоритетным направлением для Intel. В Core i7 содержится специальный блок PCU (Power Control Unit), предназначенный для мониторинга и управления питанием процессора. По сути, PCU – это целый микроконтроллер, т. е. процессор в процессоре. На его реализацию потрачен 1 млн транзисторов. PCU, основываясь на данных сенсоров и датчиков, может полностью выключать отдельные ядра и блоки CPU.

Т

Рис. 5.12 – Новый разъем Socket LGA 1366

ехнология Turbo Boost позволяет отключать часть ядер при работе в приложениях, не (полностью) использующих многозадачные способности Nehalem, а частота оставшихся — повышается, при этом центральный процессор в целом не выходит за рамки своего TDP. За счет этого достигается прирост производительности в неоптимизированных под многопоточность задачах. В четырехъядерных Core i7 могут быть полностью отключены два либо три ядра, и во втором случае частота оставшегося единственного ядра будет поднята еще больше. Таким образом, речь, по сути, идет о динамическом «саморазгоне» процессора, реализованном на аппаратном уровне!

Два основных отличия Core i7 от Core 2 – встроенный в процессор трехканальный контроллер памяти и новая шина Quick Path Interconnect вместо Front Side Bus. Эти нововведения потребовали смены упаковки и, соответственно, разъема: суммарное число контактов в нем достигло 1366. Таким образом, новые CPU не совместимы со старыми материнскими платами, и наоборот. Более того, несовместимым с новой платформой окажется и абсолютное большинство уже выпушенных систем охлаждения: сам процессор по размеру значительно превышает Core 2, процессорный разъем тоже, поэтому и крепежные отверстия на материнских платах не совпадают с таковыми на продуктах предыдущего поколения.

Как уже было сказано, контроллер памяти в Core i7 перемещен из северного моста в кристалл процессора. Благодаря этому удалось устранить сразу несколько проблем: радикально снизить латентность памяти, увеличить ее пропускную способность и избавиться от «бутылочного горлышка» в виде шины FSB, через которую пpoцессору приходилось не только обмениваться данными с ОЗУ, но и взаимодействовать со всем и другими устройствами в системе, начиная с видеокарт и заканчивая периферийными разъемами вроде USB. Именно FSB была сдерживающим фактором при наращивании производительности для многопроцессорных систем: ширины шины просто не хватало дли обмена данными между процессорами. Теперь эта проблема устранена, а замена FSB на Quick Palh Interconnect – отвечает сугубо за взаимодействие с устройствами на шинах РС1 и PCI Express посредством северного и южного мостов.

Таким образом, северный мост чипсета больше не отвечает за работу с оперативной памятью, а является просто контроллером ввода-вывода. В его обязанности входят управление и обмен данными с устройствами на шине PCI Express 2.0. в основном видеокарт. Разработчики материнских плат имеют в своем распоряжении до 32 линий этой шины, чего вполне хватит для конфигураций 2x16 или 4x8. Учитывая удвоенную пропускную способность второй версии PCI Express, недостатка в ширине шины для современных видеокарт не будет ни в одном из вариантов.

С процессором контроллер общается по шине QPI с частотой 6,4 ГТ (млрд транзакций) в секунду (25,6 ГБ/с) для модели Core i7 965 Extreme. Как видим, пропускная способность QP1 удвоилась по сравнению с FSB на частоте 400 МГц, при этом шина не используется для работы с ОЗУ, что освобождает значительную часть канала.

К северному мосту посредством четырех линий PCI Express 2.0 подключен второй контроллер ввода-вывода – уже известный нам по 4-й серии чипсетов Intel 1CH10. На него возложена работа со всеми периферийными устройствами.