- •16 Ждущий мультивибратор на оу
- •17 Rs и т -триггеры на транзисторах. Примеры применения
- •Триггер Шмита на транзисторах и оу
- •Структурная схема и описание работы источника питания постоянного тока
- •Логические элементы
- •21 Мультивибратор и триггер Шмита на логических элементах
- •22 Синхронные триггеры на логических элементах и их характеристика
- •23 Счетчики импульсов и делители частоты
- •24 Регистры
- •25 Шифраторы и дешифраторы
- •26 Мультиплексоры и демультиплексоры
- •28 Сумматор последовательного типа
- •29 Цифровые схемы сравнения (компараторы)
28 Сумматор последовательного типа
Другой способ сложения используется в последовательном сумматоре. Четырехразрядное суммирующее устройство последовательного действия, использующее регистры сдвига, можно представить в виде, показанном на рис.101
Рис. 101. Сумматор последовательного типа
В этой схеме имеются два регистра сдвига, в которые предварительно записываются значения суммируемых чисел A и B. Выходная сумма S накапливается в сдвиговом регистре суммы.
На первом тактовом импульсе, поступающем с генератора тактовых импульсов (ГТИ) складываются значения младшего разряда ( A0и B0), сумма S0 появляется в регистре суммы, а на выходе переноса Pi появляется сигнал (символ) переноса P0 («1» или «0»). На втором тактовом импульсе складываются значения следующего разряда и перенос P0 , поступающий на вход Pi-1 сумматора от D - триггера, обеспечивающего задержку сигнала переноса на время прихода очередного разряда. Результат S1 записывается в регистр суммы, а на выходе переноса формируется новый сигнал P1. На третьем тактовом импульсе складываются разряды A2, B2 и перенос P1. На четвертом (последнем) тактовом импульсе процесс суммирования завершается.
29 Цифровые схемы сравнения (компараторы)
С помощью сумматоров можно создавать цифровые схемы сравнения (компараторы), которые формируют на выходе Y сигнал логической единицы при равенстве подаваемых на вход двух двоичных многоразрядных чисел A и B. Пример такой схемы для случая четырехразрядных чисел приведен на рис.102.
Рис. 102. Цифровая схема сравнения
Действительно, если A0 = B0, то сумма A0 +B0 = S0 = 1, а сигнал переноса P0 = 0. Аналогично и в остальных разрядах. Таким образом, при поразрядном равенстве чисел A и B на выходе сумматора S0 = S1=S2 = S3=1. При этом на выходе Y элемента И будет логическая единица, а на выходе переноса P будет логический ноль.
Если числа не равны, то из схемы рис.102 следует, что Y = 0. Причем, если A > B, то P = 1.
Помимо приведенной на рис.102 схемы, существует много других вариантов цифровых схем сравнения. Выпускаются также отдельные интегральные микросхемы цифровых компараторов.