Основные статические и динамические параметры зу
Информационная емкость ЗУ – или просто емкость, определяется числом ЗЭ в накопителе ЗУ или, что то же самое, определяется максимальным числом двоичных единиц информации, то есть бит, которые могут одновременно хранится в ЗУ.
Каждый ЗЭ имеет свой адрес. В зависимости от организации памяти, ширины выборки по одному адресу может выбираться либо один, либо несколько ЗЭ. При этом считается, что по одному адресу в ЗУ выбирается слово, которое может одноразрядным или многоразрядным. В случае многоразрядного слова ОЗУ может иметь несколько информационных входов DI и столько же выходов DO.
Разрядность слов у микросхемах ЗУ выбирается равной или кратной разрядности микропроцессора устройства, которая может быть равной 8, 16, 32, 64, 128. Поэтому разрядность слов микросхемы ЗУ может быть равной 1, 4, 8, 16. Так как каждое слово в ЗУ выбирается двоичным кодом адреса, то информационная емкость одной микросхемы всегда определяется степенью числа 2:
,
где n – число разрядов адреса, m – разрядность слова.
Выпускаются ЗУ с самой различной емкостью и разрядностью слов:
16×4=64 бит (4 адресных и 4 информационных входа и выхода),
256×1, 1024×1=1Кбит=1К (10 адресных входов), 512×1, 4096×1=4Кбит=4К,
256×4=1К, 512×8=4К, 1024К×1=1Мбит (20 адресов).
Быстродействие ЗУ определяется временем установления переходных процессов во внутренних схемах ЗУ, при импульсном изменении кода адреса и управляющих сигналов.
Так как ЗУ управляется несколькими независимыми сигналами и может работать в 3-х режимах, и для однозначного выполнения этих режимов между управляющими сигналами должны выполняться определенные соотношения, то число временных параметров ЗУ достигает нескольких десятков. Это необходимо учитывать при разработке устройств памяти, в противном случае запись и считывание будет проводиться с ошибками.
Время выборки – это временной интервал от подачи управляющего сигнала на вход ЗУ до момента появления требуемой информации на выходе ЗУ. Различают время выборки адреса: tв.а..
Мощность, потребляемая ЗУ, является важным параметром, так как устройства памяти занимают большую часть вычислительных и управляющих устройств. Эта мощность зависит от конструкции ЗУ и всегда пропорциональна быстродействию. Для различных режимов работу ЗУ она различна.
Структура
ОЗУ емкостью 4 бита
Всякое ОЗУ состоит из двух основных частей: запоминающей матрицы - накопителя и схем управления (периферии). Накопитель состоит их запоминающих ячеек (ЗЯ), в каждой из которых запоминается и хранится один бит информации. Периферия предназначена для ввода и вывода данных в накопитель. Запоминающие ячейки или элементы (ЗЭ) располагаются по строкам и столбцам. В пределах строк и столбцов ЗЭ объединяются горизонтальными шинами X и вертикальными шинами Y. Шины Xназывают адресными шинами АШ, а шины Y–разрядными РШ.
Каждый ЗЭ имеет свой адрес, который определяется значением кода на адресных входах. Очевидно, что каждый ЗЭ можно выбрать с помощью двухразрядного кода, поэтому число адресных входов равно 2. Адресные входы внутри структуры ЗУ разбиваются на две группы, каждая из которых соединяется со входами дешифратора строк ДШх и дешифратора столбцов ДШу. Дешифраторы связаны с адресными и разрядными шинами через формирователь выбора строки ФС и через устройства разрядного управления УРУ.
Различают три основных режима работы ЗУ – запись, считывание и хранение информации. Выбор режима работы зависит от сигналов на входе запись-считывание: W/R и на входе выбора кристалла CS (CHIPSELECT) – разрешение работы.
Если ЗУ в режиме записи, то на W/R подается «0», при этом открывается усилитель записи и сигнал с информационного входа DI (DATAINPUT) через УРУ записывается в выбранный запоминающий элемент.
Если ЗУ должно работать в режиме считывания, то на вход W/R подается 1, при этом усилитель записи закрывается, через него нельзя передать информацию. Работает только усилитель считывания – информация ЗЭ черезУРУ и усилитель считывания и выходной буферный каскад поступает на информационный выход DO (DATAOUTPUT).
В режиме хранения на вход выборки CS подаётся единица, при этом закрывается схему УРУ, чем блокируется обмен информацией с ЗЭ и закрывается схема выходного буферного каскада. В этом режиме в ЗУ информация хранится неизменной и её нельзя считать с ЗУ независимо от сигнала на входе W/R.
ЗУ с одномерной адресацией:
ЗУ с двумерной адресацией:
