- •1.Процессор
- •1.1. Арифметико-логическое устройство
- •1.2. Устройство управления
- •1.3. Основные принципы работы современных процессоров
- •1.4. Регистры процессора
- •1.4.1. Регистры общего назначения
- •1.4.2.Указатель команд
- •1.4.3. Сегментные регистры
- •1.4.4. Регистр состояния микропроцессора Intel 8086
- •1.4.5. Управляющие регистры
- •1.4.6. Прочие регистры
- •1.5. Представление команд в эвм
- •1.6. Основные стадии выполнения команд
- •2. СисТемная шина
- •2.1. Шины
- •2.2. Шина данных. Разрядность шины
- •2.3. Адресная шина. Разрядность шины
- •2.4. Шина управления
- •2.5. Цикл шины
- •2.6. Системные и локальные шины
- •2.7. Стандарты шин
- •3. Многоуровневая организация памяти
- •3.1. Регистровая память
- •3.2. Буферная память
- •3.2.1. Кэширование памяти
- •3.2.2. Принципы кэширования
- •3.2.3. Кэш прямого отображения
- •3.2.4. Наборно-ассоциативный кэш
- •3.2.5. Ассоциативный кэш
- •3.3. Оперативная память
- •3.3.1. Логическое распределение оперативной памяти
- •3.3.2. Стандартная оперативная память
- •3.4.Страничная и сегментная организация памяти. Виртуальная память
- •3.4.1. Режимы процессора
- •3.4.2. Организация памяти
- •3.4.3. Концепция виртуальной памяти
- •3.4.4. Страничная организация памяти
- •3.4.5. Сегментация памяти
- •3.4.6. Механизм замены (своппирования) страниц
- •3.5. Защита информации и памяти
- •3.6. Внешняя память
- •3.6.1. Классификация накопителей
- •3.6.2. Логическая структура дисков
- •3.6.3. Флоппи-диски
- •3.6.4. Сменные диски
- •3.6.5. Стриммер
- •3.6.6. Магнитооптические накопители
- •3.6.7.Накопители на гибких магнитных дисках Бернулли
- •3.6.8. Накопители на гибких магнитных дисках Zip
- •4. Система ввода-вывода
- •4.1.Принципы организации обменов данными
- •4.1.1. Структура с одним общим интерфейсом
- •4.1.2. Структура с каналами ввода-вывода
- •4.1.3. Основные параметры интерфейсов
- •4.1.4. Параллельная и последовательная передача данных
- •4.1.5. Методы передачи информации между устройствами эвм
- •4.2. Индивидуальные каналы
- •4.2.1. Основные типы каналов ввода-вывода
- •4.3. Ввод-вывод с отображением на память
- •4.4. Порты ввода-вывода
- •4.4.1. Параллельный порт
- •4.4.2. Последовательный порт
- •Адреса и прерывания последовательных портов
- •4.4.3. Развитие параллельного и последовательного интерфейсов
- •5. Организация прерываний
- •5.1 Механизм прерываний
- •5.1.1. Назначение системы прерываний
- •5.1.2. Порядок обработки прерывания
- •5.1.3. Характеристики системы прерывания
- •5.1.4. Приоритетное обслуживание запросов прерывания
- •5.1.5. Программное управление приоритетом
- •5.2. Организация системы прерываний микропроцессора х86
- •5.2.1. Аппаратные прерывания. Контроллер прерываний
- •5.2.2. Особенности обработки аппаратных прерываний
- •5.2.3. Внутренние прерывания
- •5.2.4. Таблица векторов прерываний
- •5.2.5. Процедуры прерываний
- •1. Пример выполнения упражнения тренинга на умение № 1
- •2. Пример выполнения упражнения тренинга на умение № 2
- •3.Пример выполнения упражнения тренинга на умение № 3
- •4. Пример выполнения упражнения тренинга на умение № 4
- •5. Пример выполнения упражнения тренинга на умение № 5
- •6. Пример выполнения упражнения тренинга на умение № 6
1.6. Основные стадии выполнения команд
Процесс выполнения команды состоит из двух этапов: выборка и выполнение.
Цикл процессора – цикл выборки и выполнения команды.
Выборка начинается со считывания из счетчика команд номера ячейки ОЗУ, содержащей код команды. После считывания содержимое счетчика команд сразу увеличивается на 1. Номер ячейки ОЗУ передается через регистр адреса памяти и адресную шину в дешифратор ОЗУ.
Дешифратор ОЗУ выбирает ячейку ОЗУ, содержащую код команды. Код команды считывается из ОЗУ и через шину данных передается в регистр данных памяти. Из регистра данных памяти код команды передается в регистр команд, где он хранится до конца выполнения команды, и передается в АЛУ. АЛУ анализирует код команды и, если не нужно дополнительного обращения к памяти, переходит к выполнению.
Если же нужно дополнительное обращение к памяти, то МП переходит ко второму машинному циклу, который также начинается с выборки. МП запрашивает в ОЗУ дополнительные данные и выполняет команды.
Команды могут выполняться за 1 или несколько машинных циклов. В каждом машинном цикле происходит только одно обращение к памяти.
Выполнение команды происходит под управлением сигналов, вырабатываемых устройством управления. При выполнении команды АЛУ взаимодействует с РОН. РОН используются для кратковременного хранения операндов и результатов.
Затраты времени на выполнение одной команды можно определить, умножая число тактов синхронизации, необходимых для выполнения команды, на период синхронизации. Это время можно выразить в виде суммы базового времени выполнения (которое зависит от команды и режима адресации) и времени вычисления эффективного адреса, если привлекается операнд из памяти. Базовое время выполнения предполагает, что выполняемая команда уже выбрана и находится в очереди команд. В противном случае требуется учесть дополнительные такты синхронизации, необходимые для выборки команды.
2. СисТемная шина
2.1. Шины
Многие компоненты ПК, к которым, в первую очередь, относятся процессор, память и периферийные устройства, должны быть соединены друг с другом линиями передачи электрических сигналов. В этом и заключается предназначение шины. Она состоит из определенного числа линий (проводов), которые в соответствии с выполняемыми ими функциями называются линиями данных, управления или адресными линиями. Группы линий, выполняющих одинаковые функции, обычно также называют шинами с указанием выполняемой ими функции (шины данных, управления, адресная шина), выделяя их для удобства из полной системной шины.
Системная шина – основная интерфейсная система компьютера, обеспечивающая сопряжение и связь всех его устройств между собой.
Системная шина состоит из шины данных, адреса и управления.
Основной функцией системной шины является передача информации между микропроцессором и остальными электронными компонентами компьютера. По этой шине осуществляется также адресация устройств и происходит обмен специальными служебными сигналами.
Информация передается по шине в виде групп битов. В состав шины для каждого бита слова может быть предусмотрена отдельная линия (параллельная шина), или все биты слова могут последовательно во времени использовать одну линию (последовательная шина).
Передачей информации по шине управляет процессор или специально выделенный для этого узел, называемый арбитром шины (в многопроцессорных системах).
Важнейшими характеристиками шины являются ширина (разрядность), т.е. число линий данных, и частота, которые непосредственно влияют в совокупности на производительность, измеряемую в мегабайтах в секунду.
Пользователь ПК «общается» с шиной через посредничество гнезд расширения, вставляя в эти гнезда различные платы (графические, звуковые, сетевые и т. д.). Хотя за время, истекшее с момента появления первого ПК, было разработано довольно много типов шин и связанных с ними гнезд расширения, все они разрабатывались в рамках определенных стандартов.