- •1.1 Мсп. Основные понятия и определения. Структурная схема мсп.
- •1.2 Мсп классифицируют по следующим признакам:
- •2.Основные принципы уплотнения и разделения сигналов. Способы уплотнения, привести примеры.
- •3.Принципы построения аппаратуры мсп с чрк. Классификация методов построения.
- •4. Методы формирования первичной группы (пг) и их сравнение
- •6. Методы построения линейного тракта асп
- •7. Преобразователи частоты. Назначение и требования к преобразователям частоты.
- •8. Основные схемотехнические решения преобразователей частоты(пч).
- •9. Генераторное оборудование аналоговых мсп. Назначение и основные требования
- •10.Структурные схемы го аналоговых мсп
- •11. Задающий генератор. Основные характеристики и электрические схемы
- •12. Умножители частоты
- •13А. Синхронизация го
- •14.Фильтры в аппаратуре мсп. Классификация электрических фильтров. Типовые схемы и параметры фнч на основе –звеньев.
- •15. Фильтры в аппаратуре мсп. Типовые схемы и параметры фвч, пф, зф на основе - звеньев.
- •16.Параллельная работа фильтров (рис.8.40 – 8.41, 8.49).
- •17. Методы построения линейного тракта асп
- •18. Типовая аппаратура асп. Унификация каналообразующего оборудования.
- •19. Типовые системы передачи для магистральной сети связи
- •20. Аппаратура уплотнения для зоновой сети (рис.11.9 – 11.13).
- •21.Особенности построения систем передачи для местных сетей
- •22. Принципы построения цифровых систем передачи. Особенности преобразования аналогового сигнала в цифровой.
- •23. Дискретизация сигнала по времени.
- •24. Квантование сигнала. Алгоритмы квантования
- •25. Врк. Временное объединение аналоговых сигналов и цифровых потоков
- •26.Стандарты плезиохронной иерархии. Группообразование с двухсторонним согласованием скоростей
- •27.Стандарты плезиохронной иерархии. Группообразование с односторонним согласованием скоростей.
- •28. Особенности цифрового преобразования групповых аналоговых сигналов. Выбор частоты дискретизации
- •29. Аппаратура оконечной станции цсп-икм. Индивидуальное оборудование.
- •30. Кодеры с линейной шкалой преобразования. Классификация. Кодеры последовательного счета.
- •31. Кодеры с линейной шкалой преобразования. Классификация. Кодеры взвешивающие.
- •32.Кодеры с нелинейной шкалой преобразования. Варианты построения (рис.13.25 – 13.30).
- •34.Реализация нелинейных функциональных преобразователей
- •35. Нелинейные кодеки на основе нелинейных цифровых преобразователей
- •36. Нелинейные кодеры с непосредственным преобразованием
- •37.Расчет системных шумов аппаратуры цсп-икм.
- •38.Типовая структурная схема го.
- •39. Особенности реализации отдельных блоков го (13.60-13.63).
- •40. Устройство цикловой синхронизации го (13.64-13.65).
- •41. Приемники синхросигнала
- •42. Линейные коды цсп. Линейные коды с сохранением тактовой частоты.
- •43. Блочные двоичные коды
- •44. Коды с понижением тактовой частоты(рис. 15.17).
- •45.Комбинированные линейные коды
- •46. Регенераторы цсп (рис. 15.23- 15.30)
- •48.Цсп для зоновых и магистральных сетей.
- •49. Цсп для местной первичной сети.
- •50. Цифровая абонентская сеть
42. Линейные коды цсп. Линейные коды с сохранением тактовой частоты.
П реобразование двоичного RZ и NRZ сигнала в линейный код без изменения тактовой частоты двоичного сигнала предполагает, что частота следования отдельных символов линейного кода не изменяется и равна исходной частоте следования fт отдельных символов ДС. Возможны два способа преобразования. Первый способ – с активной паузой (рис.1), при кот. передача нулей в исходном сигнале заменяется на передачу посылок отрицательной полярности. Такой ЛС называется двоично-симметричным (ДСС). В среднем число нулей и единиц в исходном сигнале одинаково, поэтому постоянная составляющая преобразованного сигнала равна нулю, но из-за возм-ти «скопления» нулей (или единиц) постоянная составляющая начинает изм-ся во времени и межсимвольные искажения второго рода не устраняются.
Часто применяют второй способ преобр-ия ДС, когда униполярный сигнал в коде RZ или NRZ преобразуется в квазитроичный код, или код ЧПИ (сигнал с чередованием полярности импульсов). При таком преобразовании «0» передаётся без изменения, а «1» передаётся так, что каждая следующая единица меняет свой знак на противоположный. Этот способ легко реализуем на практике и устраняет межсимвольные искажения второго рода, не требуя расширения полосы пропускания в области верхних частот.
О дна из возможных структурных схем преобразования двоичного сигнала в квазитроичный приведена на рис.2. Осциллограммы сигналов в контрольных точках представлены на рис.3. Цифровой сигнал в двоичной форме (рис.3,а) поступает на сумматор по модулю 2. На другой вход сумматора поступает сигнал, прошедший через линию задержки 1 и задержанный на один интервал (рис.3, в). Выходной сигнал сумматора (рис.3, б) поступает на вычитающее устройство 4. Этот же сигнал, задержанный на тактовый интервал (рис.3, г), поступает на другой вход блока 4. На выходе вычитающего устройства получаем сигнал в квазитроичном коде (рис.3, д). Достоинством такого кода явл-ся то, что он не имеет постоянной составляющей и легко преобразуется в исходный двоичный код путём его пропускания через безынерционный двухполупериодный выпрямитель. Кроме того, он удобен тем, что в нём легко обнаруживаются ошибочные символы по признаку нарушения чередования полярности импульсов.
На нулевой частоте энергетический спектр квазитроичного сигнала равен нулю, т.е. в сформированном сигнале отсутствует постоянная составляющая (рис.4). Отсутствие составляющих на частоте fт затрудняет построение систем тактовой синхронизации, тем не менее отсутствие постоянной составляющей и концентрация спектра в области fт/2 позволяет при одинаковых значениях fт обеспечить для сигнала с ЧПИ существенно меньшую, чем для двоичного, величину межсимвольных искажений.
Схема преобразователя квазитроичного кода, изобр-го на рис.2, очень сложная. На практике исп-ся более простые схемы, одна из кот. приведена на рис.5, а осциллограммы в контрольных точках изображены на рис.6. на входы логич. ячейки И1 поступают входной цифровой сигнал (рис.6, а) и стробирующие импульсы (рис.6, б). Далее сигнал (рис.6, в) поступает на вход триггера. С прямого (рис.6, г) и инверсного (рис.6, д) выходов триггера сигналы поступают на входы логических ячеек И3, И4, куда поступает также сигнал с выхода схемы совпадения И1. На выходе логич. схем будут вырабатываться определённые импульсы (рис.6, е, ж). формирователи импульсов 5, 6 укорачивают импульсы по длительности и подают их на вычитающее устр-во 7 (ВУ), на выходе кот. формир-ся полный квазитроичный сигнал (рис.6, з).
С игнал с ЧПИ обладает существенным недостатком – при появлении в нём длинных серий пробелов (нулей) возможен сбой системы тактовой синхронизации. Чтобы этого не происходило необходимо ограничить число подряд идущих нулей. Эту задачу решают коды с высокой плотностью единиц (КВП-q), которые также называют модифицированными квазитроичными кодами (МЧПИ). q – макс. допустимое число следующих подряд нулей после предыдущей единицы в исходном ДС. Обычно q=1 или 3, что соответствует кодам КВП-2 и КВП-3 (на англ. HDB-2, -3). Если в реальном «пакете» нулей их число меньше q, то линейное кодиров-ие осущ-ся по коду ЧПИ, т.е. нули не преобр-ся, а полярность каждой единицы противоположна полярности предыдущей единицы. Если в «пакете» нулей их число больше q, то каждый пакет из (q+1) нулей заменяется сигналами 000V или B00V. Полярности вводимых импульсов V и В выбираются так, чтобы в (q+1) тактов происходило одно нарушение правила чередования полярности. При выборе конкретного вида сигнала (000V или B00V) исходят из следующих условий: полярность импульса В всегда противоположна поляр-ти предшествующего импульса; если между двумя соседними паузами в двоичном сигнале, имеющем число нулей больше, чем q+1=3+1=4, насчитывается чётное число единиц, то заполнение второй паузы начинается с сигнала B00V, если число единиц нечётное, то заполнение второй паузы начинается с сигнала 000V. Пример использ-ия алгоритма формир-ия кода КВП-2 и КВП-3 приведен на рис. 7.
В озм-ть исключения длинных пакетов нулей и единиц обеспечивает третий способ преобр-ия ДС в ЛС с сохранением тактовой частоты и числа разрешённых уровней, называемый скремблированием. При этом ДС подвергается операции перемножения с некоторой, известной заранее псевдослуч. двоичной последов. (ПСП): ЛС=ДС⊕ПСП. На приёмной стороне выполняется обратная операция: ДС=ЛС⊕ПСП. Для правильного восстановления исходного сигнала ПСП, вырабатываемые на приёмной и передающей сторонах должны быть засинхронизированы. Чтобы сделать операцию дескремблирования самосинхронизирующейся, т.е. не требующей формир-ия спец. сигнала синхр-ии на передающей стороне и его поиска на приёмной стороне, применяют решение, приведенное на рис.8.
ФПСП – формир-ль ПСП;
1 – скремблер;
4 – дескремблер;
Эл-т Сj отражает наличие (=1) или отсутствие (=0) связи триггера Тj со схемой сложения.
D – входной двоичный сигнал;
R – псевдослуч. сигнал;
S – скремблиров. сигнал.