- •Структуры, допускаемые стандартом камак.
- •2. Интерфейс вертикальной магистрали камак.
- •3. Интерфейс горизонтальной магистрали камак
- •4. Структура командного сообщения кольцевой магистрали камак.
- •5. Магистраль приборного интерфейса для интеллектуальных средств измерений, испытаний и контроля.
- •6. Признаки децентрализованных систем
- •7. Двухуровневые системы. Задачи, решаемые периферийными и центральной эвм.
- •8. Слабое взаимодействие процессоров в распределенных системах.
- •9. Сильное взаимодействие процессоров в распределенных системах.
- •10. Среднее взаимодействие процессоров в распределенных системах.
- •11.Типичная структура процессора в стандарте р-896.
- •Пример системы в стандарте р-896. Основные шины.
- •Основные циклы шины pci.
- •14.Организация и порядок работы шины pci.
- •15.Системные выводы. Линии адреса и команд шины pci.
- •16)Линии управления интерфейсом шины pci,их назначение
- •17) Временная диаграмма записей устройства ввода-вывода шины pci.
- •18)Временная диаграмма чтения записей устройства ввода-вывода шины pci.
- •19)Понятие системы технической диагностики .Кодирование состояний и проверок.
- •20)Правила перехода системы из одного состояния в другое при поиске неисправности.
8. Слабое взаимодействие процессоров в распределенных системах.
Исп порты вв/выв процессора.
Обмен идет через порты вв/выв, при этом процессор 2 считается ВУ для процессора 1, и наоборот.
Для синхронизации обмена могут исп-ся сигналы прерывания или установки флажков.
Напр-р, подготовив данные Пр-р 1прерывает раб Пр-ра 2 и производит обмен данными как с ВУ.
9. Сильное взаимодействие процессоров в распределенных системах.
При сильном взаимодействии процессоры имеют общую память. Передача данных не осуществляется, т.к все процессоры могут счит-ть инфо из общей памяти.
Варианты сильного взаимод-я:
Одноуровневая структура
Все процессоры имеют доступ к общей памяти через общую магистраль.
Иерархическая структура:
Центральн ЭВМ имеют доступ к памяти периферийных ЭВМ.
Конвейерная система
Чаще всего i-ая память раздел на 2 блока. И когда 1-ый процессор заполняет первый блок памяти, то 2-ой процессор счит-ет данные из 2-го блока памяти.
+ Высок скорость обработки.
10. Среднее взаимодействие процессоров в распределенных системах.
Для обмена исп канал ПДП. Напр-р, Процессор1 в реж ПДП запис данные в память Пр-ра2 и наоборот.
Пр-р2 через инт-с вв/выв2 посылает запрос на контроллер ПДП1, кот подтверждает режим ПДП.
После этого Пр-р2 записывает данные в память 1 Пр-ра 1через интерфейс обмена.
Аналогично Пр-р 1 запис данные в Пр-р 2
11.Типичная структура процессора в стандарте р-896.
Стандарт был принят для узаконивания интерфейса децентрализованной системы.
Также процессор имеет память, недоступную для других процессоров и сре-ва вв\выв для связи с датчиком и устр. воздействия на объект. Процессор имеет внутреннюю магистраль, содерж. S и P шины.
К внешней магистрали процессор подключается через парал. и послед. интерфейсы, кот соответствуют стандарту Р-896. Внешняя магистраль содержит S шину для обмена послед кодом и P шину для парал обмена.
Пример системы в стандарте р-896. Основные шины.
Отдельн процессор предназначен для :
-связи с оператором
-связи с датчиком и исполнительным механизмом
-выдача управляющего воздействия
В системы также может использоваться спец процессор и общая для всех процессоров память. Все блоки, входящих в систему, подключены к внешней магистрали через выполненные в стандарте Р-896.
Р-шина – параллельная шина, содержит 3 вида шин:
Шина данных – 32 линии для передачи данных и адресов, 4 линии управления и 3 линии синхронизации. Допускается передача или отдельными словами или блоками данных.
Шина арбитража. Служит для разрешения конфликта при одновременной роботе до 32 задатчиков. Вкл 5 линий приоритета и 2 лин управления. Арбитраж происходит след образом: задатчик сравн свой приоритет с приоритетом, кот установлен на магистрали, в противном случае приоритет задатчика устанавливается на магистарль и с ним сравн свой приоритет др задатчика.
Шина питания – 5 В и земля
S-шина – шина управления ресурсами.
Обеспечивает взаимодействие процессоров в системе и сост из 2 линий: по 1 передаются тактовые синхроимпульсы а по др послед данные.
Шина может использоваться для передачи на больш расстояния. Может дублировать Р шину, но с такой скоростью.