47. Логический элемент кмоп (и-не).

Высокая технологичность, дешевизной, малым потреблением энергии от источников питания, способностью работать в режиме микротоков и высоким быстродействием. Особенность КМОП технологии заключается в использовании полевых транзисторов с различным типом канала. Одновременно в схеме применяются n–канальные и p- канальные транзисторы, дополняющие друг друга.

Базовым элементом серии КМОП является элемент И-НЕ (рисунок 19.9).

Рисунок 19.9 - Схема логического элемента И-НЕ серии КМОП

Схема строится на транзисторах с индуцированным каналом: верхний этаж на p-канальных, а нижний на - n-канальных транзисторах. Рассмотрим работу схемы. Если на входы и поданы положительные напряжения близкие к Е, то верхняя пара транзисторов будет закрыта, т.к. напряжение между затвором и подложкой меньше порогового, а нижняя пара транзисторов будет открыта за счет положительного напряжения на затворе относительно подложки. Напряжение на выходе равно нулю (логический «0»). При подаче нулевого уровня хотя бы на один вход, один из верхних транзисторов будет открыт, т.к. к его затвору относительно подложки будет приложено отрицательное напряжение –Е, а один из нижних транзисторов будет закрыт, т.к. напряжение на затворе его относительно подложки меньше порогового. Напряжение на выходе будет иметь высокий уровень, близкий к Е, что соответствует логической «1».

48. Логический элемент кмоп (или-не).

Высокая технологичность, дешевизной, малым потреблением энергии от источников питания, способностью работать в режиме микротоков и высоким быстродействием. Особенность КМОП технологии заключается в использовании полевых транзисторов с различным типом канала. Одновременно в схеме применяются n–канальные и p- канальные транзисторы, дополняющие друг друга.

На КМОП-структуре можно изготовить логический элемент ИЛИ-НЕ (рисунок 19.10), для чего следует параллельно включить транзисторы нижнего этажа, а последовательно – транзисторы верхнего этажа.

Рисунок 19.10 - Схема логического элемента ИЛИ-НЕ серии КМОП

Схема строится на транзисторах с индуцированным каналом: верхний этаж на p-канальных, а нижний на - n-канальных транзисторах. Рассмотрим работу схемы. Если на входы и поданы положительные напряжения близкие к Е, то нижняя пара транзисторов будет закрыта, т.к. напряжение между затвором и подложкой меньше порогового, а верхняя пара транзисторов будет открыта за счет положительного напряжения на затворе относительно подложки. Напряжение на выходе равно нулю (логический «0»). При подаче нулевого уровня хотя бы на один вход, один из нижних транзисторов будет открыт, т.к. к его затвору относительно подложки будет приложено отрицательное напряжение –Е, а один из верхних транзисторов будет закрыт, т.к. напряжение на затворе его относительно подложки меньше порогового. Напряжение на выходе будет иметь высокий уровень, близкий к Е, что соответствует логической «1». В схеме логического элемента "2ИЛИ-НЕ" в качестве нагрузки используются последовательно включенные p-МОП транзисторы. В ней ток от источника питания на выход микросхемы будет поступать только если все транзистора в верхнем плече будут открыты, т.е. если сразу на всех входах будет присутствовать низкий потенциал (уровень логического нуля). Если же хотя бы на одном из входов будет присутствовать уровень логической единицы, то верхнее плечо будет закрыто и ток от источника питания поступать на выход микросхемы не будет.

49. RS – ТРИГГЕРЫ.

Триггер – это устройство с двумя устойчивыми состояниями. Переход из одного состояния в другое происходит под действием управляющих сигналов. Состояние триггера определяется по уровню сигналов на его выходах. Триггер имеет два выхода: прямой и инверсный. Триггер является элементом памяти, т.е. он способен сохранять состояние, в которое его установили управляющие сигналы после прекращения их действия.

Триггеры применяются в устройствах обработки, хранения и передачи информации в цифровом виде..

Классификация. По способу управления триггеры подразделяются на асинхронные и синхронные. Существует большое разнообразие триггеров, которые различаются выполняемыми функциями. Наибольшее распространение получили триггеры RS, D, T и JK.

RS-триггер является простейшим асинхронным триггером, он состоит из двух логических элементов И-НЕ, охваченных цепью положительной обратной связью, и двух инверторов. (рисунок 20.1).

Рисунок 20.1 - Схема RS-триггера (а), таблица истинности (b и с), временная диаграмма (d), условное графическое обозначение (е)

Триггер имеет два входа S (set) и R(reset) и два выхода и . Состояние триггера зависит от того, в каком положении находился триггер до момента подачи управляющих сигналов. Пусть - состояние триггера до момента подачи управляющих импульсов, а - состояние триггера после прихода управляющих сигналов и .

Рассмотрим состояние триггера в соответствии с таблицей истинности (рисунок 20.1,b).

1. строка =0, =0, =1, =1, =1 отсюда следует в соответствии с таблицей истинности элемента И-НЕ, что =0. Триггер сохранил предыдущее значение. Он находится в режиме хранения информации.

5- строка =0, =0, =1, =1, =0 отсюда следует в соответствии с таблицей истинности элемента И-НЕ, что =1. Триггер в обоих случаях сохранил предыдущее значение. Он находится в режиме хранения информации.

2 – строка =0, =1, =1, =0, =1 отсюда следует в соответствии с таблицей истинности элемента И-НЕ, что =0.

6 – строка =0, =1, =1, =0, =0 отсюда следует в соответствии с таблицей истинности элемента И-НЕ, что =0. В триггер в обоих случаях записывается «0».

3 - строка =1, =0, =0, =1, =1 отсюда следует в соответствии с таблицей истинности элемента И-НЕ, что =1.

7 - строка =1, =0, =0, =1, =0 отсюда следует в соответствии с таблицей истинности элемента И-НЕ, что =1. В триггер в обоих случаях записывается «1».

4 - строка =1, =1, =0, =0, =1 отсюда следует в соответствии с таблицей истинности элемента И-НЕ, что =1 и =1.

8 - строка =1, =1, =0, =0, =0 отсюда следует в соответствии с таблицей истинности элемента И-НЕ, что =1 и =1. В обоих случаях состояния прямого и инверсного выхода схемы одинаковы. Это противоречит определению триггера. Такое состояние триггера является запрещенным. После установки входных сигналов =0, =0, триггер может занять любое положение.

Таблицу истинности можно упростить (рисунок 20.1,с). объединив рассмотренные попарно строки.

Затемненный участок соответствует запрещенному состоянию триггера.

Тактируемый RS-триггер

Для повышения стабильности срабатывания триггера, для уменьшения влияния помех применяют тактируемые триггеры, в которых срабатывание триггера происходит только в короткий момент действия тактирующего импульса. Из анализа схемы триггера (рисунок 20.2,а) видно, что каждый информационный вход S и R связан с тактирующим входом С через элемент

И-НЕ.

Рисунок 20.2 - Схема тактируемого RS-триггера (а), таблица истинности (b), временная диаграмма (c), условное графическое обозначение (d)

Если С=0, то =1, =1, входы S и R не влияют на состояние триггера. Это отображено в таблице истинности (рисунок 20.2,b) в виде знака «Х», который показывает, что сигналы на входах могут быть произвольными. Триггер находится в режиме хранения информации. Сигналы со входов S и R могут быть восприняты если С=1. Из таблицы истинности видно, что если С=1, то триггер работает как не тактируемый RS-триггер. В данном случае триггер тактируется потенциалом, если сигналы на R и S входах будут меняться в период действия тактового импульса, то это приведет к смене состояния триггера. Для уменьшения вероятности ложного срабатывания длительность тактирующего импульса делают минимальной, но не менее 2 , где - время задержки на одном логическом элементе.

50. D – ТРИГГЕРЫ.

Триггер – это устройство с двумя устойчивыми состояниями. Переход из одного состояния в другое происходит под действием управляющих сигналов. Состояние триггера определяется по уровню сигналов на его выходах. Триггер имеет два выхода: прямой и инверсный. Триггер является элементом памяти, т.е. он способен сохранять состояние, в которое его установили управляющие сигналы после прекращения их действия.

Триггеры применяются в устройствах обработки, хранения и передачи информации в цифровом виде..

Классификация. По способу управления триггеры подразделяются на асинхронные и синхронные. Существует большое разнообразие триггеров, которые различаются выполняемыми функциями. Наибольшее распространение получили триггеры RS, D, T и JK.

Существенным недостатком RS-триггера, ограничивающим его применение, является наличие запрещенного состояния, которое исключено в D-триггере. Этот эффект получен за счет введения в схему RS-триггера элемента НЕ (рисунок 20.3.а).

Рисунок 20.3 - Схема D-триггера (а), таблица истинности (b), временная диаграмма его работы (c) и условное обозначение (d)

Включение элемента НЕ исключает возможность появления на входах R и S одинаковых сигналов, поэтому в таблице истинности (рис.3,b) нет запрещенных состояний. Можно сформулировать свойства D-триггера так: «информация с D входа по тактирующему сигналу С переписывается на выход триггера» и запоминается в нем, что хорошо видно из временной диаграммы работы (рисунок 20.3,с). Рассмотренный D-триггер тактируется потенциалом и если в течении действия высокого потенциала на С входе изменится информация на D входе, то это приведет к изменению состояния триггера.

Двухступенчатый D-триггер

Двухтактный D-триггер строится на двух обычных D-триггерах связанных через инвертор (рисунок 20.4,а).

Рисунок 20.4 - Схема двухступенчатого D-триггера (а), таблица истинности (b), временная диаграмма его работы (c)

и условные обозначения (d)

Первый триггер называется основным или ведущим, а второй - вспомогательным или ведомым. Работа триггера основана на перезаписи информации с первого триггера во второй в момент перехода тактирующего сигнала из состояния «1» в состояние «0». При С=0 триггер 1 не меняет своего состояния, он находится в режиме хранения. При переходе сигнала С из состояния «0» в состояние «1», информация со входа D записывается в триггер 1, т.е. появляется на выходе этого триггера. При переходе сигнала С из состояния «1» в состояние «0» (задний фронт импульса), информация с триггера 1 записывается в триггер 2 и сохраняется там до прихода следующего заднего фронта. Свойства двухступенчатого D-триггера, тактируемого задним фронтом можно сформулировать так: «информация с D входа по заднему фронту тактирующего сигнала С переписывается на выход триггера». Это положение иллюстрируется таблицей истинности (рисунок 20.4,b) и временной диаграммой работы триггера (рисунок 20.4,c).

51. T – ТРИГГЕР.

Триггер – это устройство с двумя устойчивыми состояниями. Переход из одного состояния в другое происходит под действием управляющих сигналов. Состояние триггера определяется по уровню сигналов на его выходах. Триггер имеет два выхода: прямой и инверсный. Триггер является элементом памяти, т.е. он способен сохранять состояние, в которое его установили управляющие сигналы после прекращения их действия.

Триггеры применяются в устройствах обработки, хранения и передачи информации в цифровом виде..

Классификация. По способу управления триггеры подразделяются на асинхронные и синхронные. Существует большое разнообразие триггеров, которые различаются выполняемыми функциями. Наибольшее распространение получили триггеры RS, D, T и JK.

Т-триггер также состоит из двух RS-триггеров, которые объединены перекрестными обратными связями (рисунок 20.5,a).

Рисунок 20.5 - Схема Т-триггера (а), таблица истинности (b), временная диаграмма его работы (c) и условные обозначения (d)

Рассмотрим работу Т-триггера поэтапно. Пусть триггер 2 находится в состоянии «0», =0, =1. Эти сигналы по цепям обратной связи поступают на входы первого триггера =1, =0. С приходом переднего фронта импульса

=1, в первый триггер записывается «1» =1, =0, на входы второго триггера поступают сигналы =1, =0, но он своего состояния не меняет, т.к. =0. С приходом заднего фронта импульса С первый триггер своего состояния не меняет ,т.к. =0. В триггер 2 переписывается информация с триггера 1 , он становится в состояние =1, =0. Таким образом видно, что с приходом каждого заднего фронта импульса С состояние триггера меняется на противоположное. Это положение отражается в таблице истинности (рисунок 20.5,b) и на временной диаграмме (рисунок 20.5,c). Т-триггер применяется для построения делителей частоты, он уменьшает частоту следования импульсов в два раза. Он является основой для построения двоичных счетчиков и поэтому называется счетным. Т-триггер относится к классу асинхронных триггеров, С вход является информационным, а не тактирующим.

52. JK – ТРИГГЕРЫ.

Триггер – это устройство с двумя устойчивыми состояниями. Переход из одного состояния в другое происходит под действием управляющих сигналов. Состояние триггера определяется по уровню сигналов на его выходах. Триггер имеет два выхода: прямой и инверсный. Триггер является элементом памяти, т.е. он способен сохранять состояние, в которое его установили управляющие сигналы после прекращения их действия.

Триггеры применяются в устройствах обработки, хранения и передачи информации в цифровом виде..

Классификация. По способу управления триггеры подразделяются на асинхронные и синхронные. Существует большое разнообразие триггеров, которые различаются выполняемыми функциями. Наибольшее распространение получили триггеры RS, D, T и JK.

JK-триггер является дальнейшим развитием Т-триггера. Сигналы на входы S и R первого триггера подаются через логический элемент И, в результате образуются два управляющих входа J и K (рисунок 20.6,a).

Рисунок 20.6 - Схема JK-триггера (а), таблица истинности (b),

условные обозначения (c, d)

Рассмотрим таблицу истинности.

Если =0 и =0, то =0 и =0 триггер находится в режиме хранения при любом фронте сигнала С.

Если =1, =0, то триггер по заднему фронту С встанет в состояние «1» или останется в нем, если было равно «1».

Если =0, =1, то триггер по заднему фронту С встанет в состояние «0» или останется в нем , если было равно «0».

Если =1, =1, то триггер по заднему фронту С, будет менять свое состояние на противоположное, т.е. он будет работать как Т-триггер.

JK-триггер является универсальным, на его основе можно построить все другие типы триггеров. Он выпускается в интегральном исполнении, причем в более сложном варианте, как показано на рисунке 20.6,d, он имеет кроме входов J и K еще дополнительные входы S и R. Эти входы имеют приоритет над другими входами, они называются входами предварительной установки. Не зависимо от других входных сигналов они устанавливаются или в состояние «1» (вход S) или в состояние «0» (вход R) ..