3.5.7. Логические элементы на мдп-транзисторах

При построении логических ИМС используют МДП-транзисторы с индуцированным n- или p-каналом. Предпочтение отдается n-канальным транзисторам, которые обеспечивают большее быстродействие логических ИМС, а самое главное – их полную совместимость по номиналу питания и логическим уровням сигналов 0 и 1.

На рис. 3.39.а приведен базовый ЛЭ n – МДП, реализующий логическую функцию ИЛИ – НЕ. При подаче высокого уровня напряжения хотя бы на один из входов схемы открывается соответствующий транзистор (T1 или T2) и на выходе устанавливается низкий уровень (логический 0). Если на обоих входах логический 0, то T1 и T2 закрыты и на выходе - высокий уровень напряжения, т.е. логическая 1. Нагрузочный транзистор T3 всегда открыт и работает в пологой области выходной характеристики, поэтому высокий уровень напряжения равен . Для обеспечения малого значения низкого уровня напряжения необходимо, чтобы сопротивление канала открытого транзистора T1 или T2 было много меньше сопротивления канала нагрузочного транзистора T3. Поэтому открытые транзисторы T1 и T2 работают в крутой области выходной характеристики.

Базовый элемент (рис. 3.39.б) реализует функцию И – НЕ. Если хотя бы один из управляющих транзисторов T1 и T2 закрыт (на его входе низкий уровень сигнала), то на выходе ЛЭ будет высокий уровень напряжения. Схема переключается по выходу в состояние логического нуля, только при подаче на все входы одновременно логической единицы. Так как при последовательном включении транзисторов T1 и T2 уменьшается эквивалентная крутизна их характеристик, то возрастает остаточное напряжение . Поэтому помехоустойчивость схемы ИЛИ – НЕ выше, чем схемы И – НЕ.

С увеличением числа входов помехоустойчивость схемы И – НЕ уменьшается, что ограничивает максимальное число входов. В схеме ИЛИ – НЕ максимальное число входов ограничивается требуемым быстродействием логических ИМС. Нагрузочная способность МДП – схем велика, так как входные токи в МДП–транзисторах практически отсутствуют, и зависит только от требуемого быстродействия (увеличивается емкость нагрузки ).

Широкое распространение получили ИМС с использованием комплементарных МДП–транзисторов (КМДП – логика). На основе инверторов КМДП–типа реализуются ЛЭ вида И–НЕ и ИЛИ–НЕ, приведенные на рис. 3.40.

В базовом ЛЭ И-НЕ управляющие транзисторы T1 и T2 соединены последовательно, а нагрузочные T3 и T4 – параллельно. При подаче на все входы схемы сигналов , управляющие транзисторы T1 и T2 открыты, а нагрузочные T3 и T4 закрыты. На выходе ЛЭ устанавливается низкий уровень сигнала . При действии низкого уровня сигнала на входах схемы оба управляющих транзистора T1 и T2 закрыты, а транзисторы T3 и T4 открыты, и на выходе ЛЭ будем иметь высокий уровень сигнала . Состояние схемы не изменится, если напряжение поступает только на один из входов, так как один из управляющих транзисторов остается закрытым, а один из нагрузочных транзисторов открыт.

В базовом элементе ИЛИ-НЕ (рис. 3.40.б) управляющие транзисторы T1 и T2 соединены параллельно, а нагрузочные T3 и T4 – последовательно. Когда на обоих входах присутствуют сигналы низкого уровня , управляющие транзисторы T1 и T2 закрыты, а нагрузочные T3 и T4 открыты, напряжение на выходе . Если хотя бы на одном из входов устанавливается сигнал высокого уровня , один из управляющих транзисторов открыт, а парный с ним нагрузочный транзистор закрыт, напряжение на выходе имеет низкий уровень сигнала .

Логические элементы с большим числом входов организованы подобным же образом. Коэффициент объединения для схем И-НЕ и ИЛИ-НЕ обычно равен . КМДП-логика характеризуется высокой эффективностью использования напряжения источника питания, так как логический перепад сигнала в обоих схемах . Для обеспечения совместимости КМДП и ТТЛ схем по уровням сигналов напряжение источника питания выбирают равным , однако при этом КМДП-схемы имеют низкое быстродействие. КМДП-схемы обладают высокой помехоустойчивостью (при наиболее неблагоприятных условиях) и высокой нагрузочной способностью.