2. Методичні вказівки до синтезу операційного пристрою

На першому етапі синтезу необхідно побудувати, на основі визначеного набора мікрооперацій, таблицю логічних функцій КС, яка формує вихідні слова та функції збудження тригерів регістра R. Результати цього етапу доцільно подати у вигляді трьох таблиць, а саме: переліку заданих мікрооперацій з їх повними назвами та скороченими позначеннями, таблиці переходів тригера заданого типу та безпосередньо таблиці логічних функцій КС.

Наприклад, хай необхідно синтезувати чотирирозрядний алгоритмічний ОП накопичувального типу, комбінаційна частина якого представлена в універсальному (булевому) базисі, а регістр побудований на синхронних двотактових DV – тригерах. ОП реалізовує набір мікрооперацій, поданий у таблиці 3.

Таблиця 3 – Перелік заданих мікрооперацій

№	Мікрооперація (Y)	Позначення
1	Прийом коду в регістр з напрямку А1	R:= A1
2	Видача коду із регістра на напрямок В1	B1:= R
3	Видача коду із регістра на напрямок В2	B2:= R
4	Зсув регістра праворуч на 1 розряд	R:= 0.R1(R)
5	Логічна операція еквівалентності над вхідним словом і регістром із записом в регістр	R:= A1≡ R
6.	Операція інверсії над регістром із записом в регістр

DV- тригер – це D- тригер (тригер затримки), який окрім інформаційного D- входу, має ще й другий – керуючий V- вхід для забезпечення дозволу прийому інформації.

Рис. 2- Логічна схема та умовне графічне позначення DV – тригера

Із схеми видно, що за виконуваною функцією керуючий V- вхід аналогічний за призначенням входу синхронізації C. Відповідно, можливі переходи DV- тригера подані таблицею 4.

Таблиця 4 – Таблиця переходів DV- тригера

D	V	C
0	1	1	0
1	1	1	1
*	0	*
*	*	0

На підставі переліку заданих мікрооперацій та таблиці переходів DV- тригера можна скласти таблицю функціонування операційного пристрою (логічних функцій КС).

Таблиця функціонування (таблиця 5) містить графи, в які заносяться значення вхідних умов (мікрооперацій), дані поточного стану регістра, дані наступного стану, у який повинен перейти пристрій, і вихідні сигнали комбінаційного вузла (функції збудження тригерів).

З таблиці отримуємо логічні функції КС (функції збудження тригерів) у аналітичній формі:

Вихідні кодові слова на шинах В1 і В2 описуються виразами:

Таблиця 5 – Логічні функції КС

Yi

Стан регістра

Функції збудження тригерів

R[1]

R[2]

R[3]

R[4]

D1

V1

D2

V2

D3

V3

D4

V4

Y1

R:=A1

А1[1]

А1[2]

А1[3]

А1[4]

А1[1]

1

А1[2]

1

А1[3]

1

А1[4]

1

Y2

B1:=R

R[1]

R[2]

R[3]

R[4]

*

0

*

0

*

0

*

0

Y3

B2:=R

R[1]

R[2]

R[3]

R[4]

*

0

*

0

*

0

*

0

Y4

R:=0.R1(R)

0

R[1]

R[2]

R[3]

0

1

R[1]

1

R[2]

1

R[3]

1

Y5

R:=A1≡R

А1[1]≡R[1]

А1[2]≡R[2]

А1[3]≡R[3]

А1[4]≡R[4]

А1[1]≡R[1]

1

А1[2]≡R[2]

1

А1[3]≡R[3]

1

А1[4]≡R[4]

1

Y6

1

1

1

1

На другому етапі синтезу необхідно, використовуючи відомі тотожності алгебри логіки, перетворити отримані логічні функції в булевий базис та мінімізувати їх, якщо це можливо, будь-яким методом.

Наприклад, тому що

Аналогічно

Функції V1…. V4, B1[1]… B1[4], B2[1]… B2[4] є елементарними функціями універсального базису, тому не потребують перетворень та мінімізації.

На третьому етапі за отриманими виразами для логічних функцій D1… D4, V1…. V4, B1[1]… B1[4], B2[1]… B2[4] будується логічна схема синтезованого ОП (рис. 3).

Четвертий етап – оцінка вартості КС за Квайном та швидкодії схеми ОП.

Вартість КС ОП за Квайном визначається як сумарна кількість входів всіх логічних елементів схеми (без урахування тригерів регістра R). Для синтезованого ОП кількість використаних логічних елементів різних типів подана в таблиці 6.

Таблиця 6 – Перелік логічних елементів схеми ОП

№	Тип елемента	Кількість
1	Інвертор	4
2	2І	27
3	2АБО	9
4	3АБО	3
5	4АБО	1
6	DV- тригер	4

Відповідно, вартість КС синтезованого ОП складає 89 входів.

Для оцінки швидкодії ОП необхідно по схемі визначити час виконання кожної мікрооперації як сумарну часову затримку від надходження відповідного сигналу мікрооперації (мікронаказу) до її виконання всіма задіяними елементами ОП. При цьому використовуємо умову, що часова затримка проходження сигналу через будь-який логічний елемент дорівнює t, а через тригер (час переходу) – 5t. Наприклад, час виконання мікрооперації Y1 (запис коду в регістр) складає 8t, (затримка проходження сигналу через три послідовно з’єднаних логічних елементи та час переходу тригера) а час виконання мікрооперації Y2 (або аналогічної Y3) – t.

Час виконання кожної мікрооперації для синтезованого ОП поданий в таблиці 7.

Таблиця 7 – Перелік логічних елементів схеми ОП

Мікрооперація	Час виконання
Y1	8t
Y2	t
Y3	t
Y4	7t
Y5	9t
Y6	8t

Таким чином, затримка виконання будь-якої мікрооперації ОП не перевищує 9t.

На останньому етапі необхідно тим або іншим способом виконати тестування правильності функціонування ОП. Можна змоделювати автомат, наприклад, у Electronics Workbench, або шляхом логічного аналізу побудувати таблицю істинності для його комбінаційної частини.

Для розглянутого прикладу фрагменти КС, які формують вихідні сигнали B1[1], B1[2], B1[3], B1[4], B2[1], B2[2], B2[3], B2[4], D1, D2, D3, D4, V1, V2, V3, V4 дуже прості, тому не потребують тестування. Частина КС, що залишилася, складається з чотирьох каналів, однакових за структурою та призначенням. Кожен з них реалізовує функцію збудження відповідного DV- тригера, що має вигляд:

де R[0]=0.

Таким чином, тестування КС ОП зводиться до складання таблиці істинності логічної функції DN (таблиця 8).

Таблиця 8 – Таблиця істинності логічної функції DN

Входи						DN
A1[N]	R[N]	Y1	Y4	Y5	Y6
*	*	1	0	0	0	A1[N]
*	*	0	1	0	0	R[N-1]
*	*	0	0	1	0
*	*	0	0	0	1

Рисунок 3- Логічна схема ОП

На завершення розрахунково-графічної роботи необхідно сформулювати висновки. Наприклад:

В роботі проведений синтез чотирирозрядного алгоритмічного багатотактового операційного пристрою накопичувального типу. При синтезі використані логічні елементи універсального (булева) базису та синхронні DV- тригери.

Отримана логічна схема містить 44 логічних елементи різних типів та 4 DV- тригери. Вартість схеми за Квайном складає (без урахування тригерів) 89 входів. Час виконання будь-якої операції не перевищує 9t. Тестування ОП проведено шляхом логічного аналізу функціонування її КС. Результати тестування підтверджують спроможність схеми виконувати задані мікрооперації.